Abstract
In this paper, the simplification procedure of Karnaugh Map, which is essential to design digital logic circuits, was implemented as web-based educational Java applets. The learners will be able to experience interesting learning process by executing the proposed Java applets. In addition, since the proposed Java applets were designed to contain educational technologies by step-by-step procedure, the maximization of learning efficiency can be obtained. The learners can make virtual experiments on the simplification of digital logic circuits by clicking on some buttons or filling out some text fields. Furthermore, the Boolean expression and its schematic diagram occurred in the simplification process will be displayed on the separate frame so that the learners can learn effectively. The schematic diagram enables them to check out if the logic circuit is correctly connected or not. Finally, since the simplification algorithm used in the proposed Java applet is based on the modified Quine-McCluskey minimization technique, the proposed Java applets will show more encouraging result in view of learning efficiency if it is used as assistants of the on-campus offline class.
본 논문에서는 디지털논리회로의 설계에 있어 필수적인 카르노 맵 간략화 과정을 교육용 자바 애플릿의 형태로 구현하였다. 학습자는 구현된 자바 애플릿으로부터 흥미로운 학습을 경험할 수 있으며, 자바 애플릿 설계과정에서 교육공학적인 요소를 단계별로 고려하였기 때문에 학습 효율의 극대화가 가능하다. 학습자는 구현된 자바 애플릿으로부터 디지털 논리회로의 간략화 과정을 마우스로 버튼을 클릭하거나 텍스트를 채워가면서 웹상에서 가상실험을 진행한다. 또한, 간략화 과정에서 발생되는 논리식과 논리회로도는 학습자가 효율적으로 학습할 수 있도록 서로 다른 프레임으로 구성하였으며, 학습자가 구성한 논리회로도가 올바르게 구성되었는지 확인할 수 있도록 하였다. 마지막으로 본 논문에서는 수정된 Quine-McCluskey 간략화 기법에 기초하여 자바 애플릿을 구현하였기 때문에 오프라인 교육의 보조도구로서 사용된다면 학습효율의 향상에 기여할 수 있다는 것을 입증하였다.
