DOI QR코드

DOI QR Code

4K-UHD 영상을 지원하는 실시간 통합 복호기용 부화소 보간 회로 설계

Design of Sub-pixel Interpolation Circuit for Real-time Multi-decoder Supporting 4K-UHD Video Images

  • Lee, Sujung (Dept. of Electronics Engineering, Hankuk University of Foreign Studies) ;
  • Cho, Kyeongsoon (Dept. of Electronics Engineering, Hankuk University of Foreign Studies)
  • 투고 : 2015.02.05
  • 심사 : 2015.03.16
  • 발행 : 2015.03.31

초록

본 논문은 4K-UHD 영상 크기를 지원하는 실시간 통합 복호기용 부화소 보간 회로를 제안한다. 제안하는 통합부화소 보간 회로는 H.264, MPEG-4, VC-1과 새로운 동영상 압축 표준인 HEVC를 지원한다. 회로의 면적을 줄이기 위해 각 표준에 해당하는 보간 알고리즘의 공통되는 부분을 공유하였다. 또한 회로의 저면적과 성능의 최적화를 위해 중간 버퍼를 효율적으로 사용하였다. 제안하는 통합 부화소 보간 회로를 130nm 표준 셀 라이브러리를 이용하여 합성한 결과, 회로의 크기는 122,564 게이트이고, 최대 동작 주파수 200MHz에서 4K-UHD 영상을 초당 35~86 프레임 속도로 처리한다. 따라서 제안하는 회로는 4K-UHD 영상을 실시간으로 처리할 수 있다.

This paper proposes the design of sub-pixel interpolation circuit for real-time multi-decoder supporting 4K-UHD video images. The proposed sub-pixel interpolation circuit supports H.264, MPEG-4, VC-1 and new video compression standard HEVC. The common part of the interpolation algorithm used in each video compression standard is shared to reduce the circuit size. An intermediate buffer is effectively used to reduce the circuit size and optimize the performance. The proposed sub-pixel interpolation circuit was synthesised by using 130nm standard cell library. The synthesized gate-level circuit consists of 122,564 gates and processes 35~86 image frames per second for 4K-UHD video at the maximum operation frequency of 200MHz. Therefore, the proposed circuit can process 4K-UHD video in real time.

키워드

참고문헌

  1. B. Bross, W. J. Han, J. R. Ohm, G. J. Sullivan, Y. K. Wang and T. Wiegand, "High Efficiency Video Coding (HEVC) Text Specification Draft 10 (for FDIS & Last Call)," The Joint Collaborative Team on Video Coding (JCT-VC), JCTVC-L1003_v34, January, 2013.
  2. ITU-T, "Recommendation and International Standard of Joint Video Specification," ITU-T Recommendation H.264/ISO/IEC 14496-10 AVC, October, 2004.
  3. ISO/IEC 14496-2, "Coding of Audio-Visual Objects - part 2: Visual," November, 1997.
  4. SMPTE, Standards for Television: VC-1 Compressed Video Bitstream Format and Decoding Process, SMPTE 421M-2006.
  5. X. Jin and K. Ryoo, "An Efficient Interpolation Hardware Architecture for HEVC Inter-Prediction Decoding," Journal of Information and Communication Convergence Engineering, vol.11, no.2, pp.118-123, June, 2013. https://doi.org/10.6109/jicce.2013.11.2.118
  6. G. Lee, W. Yang, M. Wu and H. Lin, "Reconfigurable architecture design of motion compensation for multi-standard video coding," IEEE International Symposium on Circuits and Systems, pp.2003-2006, May, 2010.