The Characteristics Analysis of Novel Moat Structures in Shallow Trench Isolation for VLSI

초고집적용 새로운 회자 구조의 얕은 트랜치 격리의 특성 분석

  • Lee, Yong-Jae (Department of Electronic Engineering, Dongeui University)
  • Received : 2014.06.24
  • Accepted : 2014.08.14
  • Published : 2014.10.31


In this paper, the conventional vertical structure for VLSI circuits CMOS intend to improve the stress effects of active region and built-in threshold voltage. For these improvement, the proposed structure is shallow trench isolation of moat shape. We want to analysis the electron concentration distribution, gate bias vs energy band, thermal stress and dielectric enhanced field of thermal damage between vertical structure and proposed moat shape. Physically based models are the ambient and stress bias conditions of TCAD tool. As an analysis results, shallow trench structure were intended to be electric functions of passive as device dimensions shrink, the electrical characteristics influence of proposed STI structures on the transistor applications become stronger the potential difference electric field and saturation threshold voltage, are decreased the stress effects of active region. The fabricated device of based on analysis results data were the almost same characteristics of simulation results data.

본 논문에서는, 초고집적 CMOS를 위한 얕은 트랜치 격리로 기존의 수직 구조에서 내부 임계전압과 활성 영역의 스트레스 영향을 개선시키고자 한다. 이를 위해서 제안한 구조는 회자 모양의 얕은 트랜치 격리 구조이며, 기존 수직 구조와 제안한 구조에 대해서 전자농도 분포와 게이트 바이어스 대 에너지 밴드 형태, 열전자 스트레스와 열 손상의 유전 강화 전계를 분석 하고자 한다. 물리적 기본 모델들은 TCAD 툴을 이용하며, 집적화 소자들에 있어서 분석 조건은 주위 조건과 스트레스 인가이다. 분석 결과, 얕은 트랜치 격리 구조가 소자의 크기가 감소됨에 따라서 수동적인 전기적 기능이며, 트랜지스터 응용에서 제안한 회자 구조의 얕은 트랜치 격리 구조가 전기적 특성에서 전위차 전계와 포화 임계 전압이 높게 나타났으며, 활성영역에서 스트레스의 영향은 감소되었다. 이 결과 데이터를 바탕으로 제작한 소자의 결과 분석도 시뮬레이션 결과 데이터와 거의 동일하였다.



Supported by : 동의대학교


  1. Susanna Reggiani et. al. "TCAD Simulation of Hot-Carrier and Thermal Degradation in STI-LDMOS Transistors" IEEE Transactions on Electron Devices, Vol. 60, No. 2, pp. 691-698, Feb. 2013.
  2. M.C.Cheng, J.A.Smith, W.Jia and R.Coleman, "An Effective Thermal Model for FinFET Structure," IEEE Trans. Electron Devices, vol. 61, no.1, pp.202-206, 2014.
  3. S. Poli, S. Reggiani,et. al. "Hot-carrier stress induced degradation in multi-STI-Finger LDMOS: An experimental and numerical insight," Solid State Electron., vol. 65/66, pp. 57-63, Nov./Dec. 2011.
  4. Zih-Song Wang et. al. "A New Recess Method for SA-STI NAND Flash Memory" IEEE Electorn Device Lett., Vol. 33, No. 6, pp.896-898 June 2012.
  5. V. C. Su et al "Shallow-Trench- Isolation(STI)- Induced Mechanical-Stress- Related Kink- Effect Behaviors of 40-nm PD SOI NMOS Device" IEEE Transactions on Electron Devices, Vol. 55, No. 6, pp. 1588-1562, JUNE 2008.
  6. W H Lee, et al. "Characterization and Capacitive Modeling of Target Concentration- Dependent Sub threshold Swing in Silicon Biosensors " IEEE Electron Device Letters, Vol. 35, No. 5, pp. 587-589, May 2014.