

# 태양광 분산형 최대전력점 추적 제어를 위한 고전압 게이트 드라이버 설계<sup>†</sup>

(A Design of Gate Driver Circuits in DMPPT Control  
for Photovoltaic System)

김민기<sup>1)</sup>, 임신일<sup>2)</sup>

(Min-Ki Kim and Shin-II Lim)

**요약** 본 논문에서는 태양광시스템의 분산형 최대 전력점 추적(DMPPT)을 제어하는 게이트 드라이버 회로를 설계하였다. 그림자가 생긴 모듈에서도 최대 전력점을 추적할 수 있는 분산형 방식(DMPPT) 방식을 구현 하였으며, 각각의 모듈 내부에 DC-DC 변환기를 구동하기 위한 고전압 게이트 구동회로를 설계하였다. 태양광 시스템의 내부는 12비트 ADC, PLL, 게이트 드라이버가 내장 되어 있다. 게이트 드라이버의 하이 사이드 레벨 쉬프터에 숏-펄스 발생기를 추가하여 전력소모와 소자가 받는 스트레스를 줄였다. BCDMOS 0.35um 공정을 사용하여 구현 하였으며 최대 2A 전류를 감달 할 수 있고, 태양 광 전압 최대 50V까지 받을 수 있도록 설계 하였다.

**핵심주제어** : 분산형 최대 전력점 추적(DMPPT), 게이트 드라이버, 태양광 시스템

**Abstract** This paper describes the design of gate driver circuits in distributed maximum power point tracking(DMPPT) controller for photovoltaic system. For the effective DMPPT control in the existence of shadowed modules, high voltage gate driver is applied to drive the DC-DC converter in each module. Some analog blocks such as 12-b ADC, PLL, and gate driver are integrated in the SoC for DMPPT. To reduce the power consumption and to avoid the high voltage damage, a short pulse generator is added in the high side level shifter. The circuit was implemented with BCDMOS 0.35um technology and can support the maximum current of 2A and the maximum voltage of 50V.

**Key Words** : DMPPT, Gate Driver, Photovoltaic system

## 1. 서론

기존의 화석연료 고갈 위험이 부각되면서 연료 가격이 상승하고 화석연료의 사용으로 인해 각종 환경

오염과 산성비, 석유 유출 사고로 인한 환경 훼손, 지구 온난화 등의 문제가 발생하고 있다. 이로 인해 친환경 에너지원인 신 재생에너지에 대한 관심이 급증하고 있다. 태양광에너지는 신재생 에너지 기술 중에서 가장 실용화에 근접하여 운전이 쉬우며, 유지 및 보수가 간단하고 발전규모 선택이 자유롭기 때문에 가장 각광받고 있다[1]. 태양전지 어레이의 최대전압은 일사량과 온도에 의하여 시시각각 변하며 부하상태도

<sup>†</sup> 본 연구는 미래창조과학부 및 정보통신산업진흥원의 IT융합 고급인력과정 지원사업(NIPA-2014-H0301-14-1008)의 지원을 받았음.


1) 서경대학교 전자컴퓨터공학과, 제 1저자

2) 서경대학교 전자공학과, 교신저자(silim@skuniv.ac.kr)

변하기 때문에 효율이 떨어지게 된다. 그렇기 때문에 태양광 발전은 여러 가지 환경변화에 의한 효율저하를 줄이기 위해 항상 최대 전력 점에서 운전할 수 있는 MPPT(Maximum Power Point Tracking) 제어에 대한 연구가 활발히 진행되고 있다. 기존의 중앙 집중형 MPPT 방식은 모듈에 여러 가지 환경요인 등에 의하여 그림자가 생겼을 경우, 그 모듈을 제외한 나머지 부분에서만 최대 전력점을 추적하기 때문에 효율이 낮다는 단점이 있다. 이를 해결하기 위하여 각각의 모듈에 DC-DC 변환기를 넣어 그림자가 생긴 모듈에서도 최대 전력점을 추적하는 시스템을 구축하였다. 이를 분산형 MPPT 방식(DMPPT, Distributed Maximum Power Point Tracking) 이라고 한다[7]. 그러나 각각의 모듈에 DC-DC 변환기가 사용되기 때문에 전력소모가 커지게 된다. 따라서 각각의 모듈의 전력소모를 줄이기 위한 연구가 더욱더 집중되고 있다. 본 논문에서는 이러한 DMPPT를 효율적으로 제어하기 위한 고전압 게이트 드라이버를 제안 한다.

## 2. 본 론

### 2.1 전체 시스템 구조




<Fig. 1> Block diagram of SoC for DMPPT Controller

그림 1 은 태양광시스템의 전체 구조에 대한 블럭도 이다[1]. 내부는 게이트 드라이버, ADC, PLL, MPPT 제어기로 구성되어 있으며, 외부는 태양광 패

널, DC-DC 변환기와 Load로 구성되어 있다. MPPT Controller는 P&O(perturb and observe) 알고리즘을 기초로 하고 있다[1]. P&O 제어 방식은 알고리즘이 간단하여 널리 이용된다. 또한 일사량이 서서히 변하는 상황에서는 최대전력점이 안정하여 태양전지 어레이의 손실이 적다. 태양전지에서 발생하는 전류와 전압 값을 감지하고 SAR 형의 ADC[5]를 이용하여, DMPPT 제어기에 공급한다. ADC는 12비트의 해상도를 갖는다. 게이트 드라이버는 디지털 PWM 제어기에서 출력된 클럭이 MOSFET 스위치를 동작시킬 수 있도록 클럭의 크기와 전류의 세기를 조절하며, DC-DC 변환기에서 파워 MOSFET들이 동시에 켜지게 되는 현상을 방지하도록 설계하였다.


### 2.2 게이트 드라이버 구조



<Fig. 2> Architecture of gate driver

그림 2 는 고전압 게이트 드라이버의 내부구조이다 [2]. 5V와 10V의 전원 공급을 받아, 부트스트랩 다이오드와 커패시터를 통해 50V의 출력을 생성하고, Power MOSFET 게이트에 인가된다. Vpv전압은 40V를 기준으로 설계 하였으며, Final\_out은 0V-40V로 출력된다. 고전압용 게이트 드라이버는 하이-사이드 플로팅 노드와 로우-사이드 그라운드 사이에 큰 전압 차이가 있고, 큰 사이즈로 인한 높은 기생 커패시터 때문에 매우 큰 전류가 흐르게 된다. 이로 인해 전력 소모 및 소자가 받는 스트레스가 커지게 된다. 이것을 줄이기 위해 하이-사이드 레벨 슈프터에 슛-펄스 받


생기를 추가 시켰다. 슛-펄스가 발생한 순간에만 전채 게이트 드라이버를 구동하기 때문에 파워소모와 소자의 스트레스를 줄일 수 있다.




<Fig. 3> Circuit of high side level shifter

그림 3 은 하이 사이드 레벨 쉬프터 구조이다[3][4]. 슛-펄스 발생기는 AND 와 NOR의 두 B 입력들만 delay를 주어, edge 부분에서만 클럭을 생성하여 소자의 스트레스와 파괴되는 현상을 방지 한다. LDMN1을 턴-온 시킬 경우에는, SR-latch를 셋 시켜 하이 사이드 레벨 쉬프터에 출력은 50V가 된다. 여섯 단의 인버터체인을 거쳐 상단 파워 MOSFET이 턴-온 되고 Final\_out은 VPV(=40V)의 전압을 출력 시킨다. 이때의 Vboot의 전압은 50V 이다. LDMN2을 턴-온 시킬 경우에는, SR-latch를 리셋 시켜 하이-사이드 레벨 쉬프터에 출력은 0V가 된다. 이 때 상단 파워 MOSFET 은 턴-오프가 되고 로우 사이드 레벨 쉬프터가 10V를 출력하여, 하단 파워 MOSFET 턴-온 되어 Final\_out 은 0V가 된다. 이 때의 Vboot의 전압은 10V 이다.

그림 4 는 로우-사이드 레벨 쉬프터 구조이다[7]. 5V 를 인가 받아 10V의 출력을 가진다. 인버터에 사용된 소자는 5V 소자이며, 나머지 소자는 10V 소자이다. Vpwm이 Low가 인가되면, LDMN0가 턴-온 된다. 이 때 LV\_out은 0V 이며, 하이 사이드 레벨 쉬프터 출력 HV\_out은 50V가 된다. 반대로 high가 인가 될 경우에는 LDMN0가 턴-오프 된다. LV\_out은 10V가 되고, HV\_out은 0V가 된다.



<Fig. 4> Circuit of low side level shifter



<Fig. 5> Circuit of inverter chain


그림 5 는 인버터 체인 회로도이다. Vboot가 50V 일 경우 Final\_out은 40V이며, Vboot가 10V 경우 Final\_out은 0V이다. 결국 Supply Voltage와 그라운드의 차이는 10V를 유지한다. 인버터 체인 뒷단의 파워 모스 입력 커패시터는 3000pF이므로 부하 커패시터를 3000pF기준으로 사이즈 하였다.

### 3. 구현 및 모의실험 결과


#### 3.1 슛-펄스 발생기 시뮬레이션

그림 6 는 하이사이드 레벨 쉬프터 시뮬레이션 결과이다. 그림 3의 LDMN1이 턴-온이 되면 슛-펄스가 발생된다. 약 10ns를 유지하며, 하이-사이드 레벨 쉬프터 출력을 단계적으로 50V까지 출력 시킨다. 이때

의 Vboot의 전압은 50V이며, Final\_out의 출력은 40V이다.




<Fig. 6> Sort-Pulse generator simulation



<Fig. 7> Short-Pulse generator simulation (LDMN2)


그림 7는 하이 사이드 레벨 쉬프터 시뮬레이션 결과이다. 그림 3의 LDMN2이 턴-온이 되면 하이-사이드 레벨 쉬프터는 50V부터 0V까지 단계적으로 내려가게 된다. 이때의 Vboot의 전압은 10V이며, Final\_out의 출력은 0V이다.



<Fig. 8> Low side level shifter simulation


그림 8은 로우 사이드 레벨 쉬프터 시뮬레이션 결과이다. 0V-5V의 클럭을 받아 0V-10V의 클럭을 출력한다.

### 3.2 논-오버랩 시뮬레이션



<Fig. 9> Non-overlap simulation(HV\_out rise edge)


그림 9는 하이 사이드와 로우 사이드의 논-오버랩에 관한 시뮬레이션 결과이다. 디지털 PWM 60ns의 논-오버랩을 인가하였을 때, 출력도 대략 60ns의 논-오버랩을 유지한다. 또한 하이-사이드와 로우 사이드 상승시간은 대략 14ns이며 하강시간은 20ns이다.



<Fig. 10> Non-overlap simulation(LV\_out rise edge)

그림 10은 로우 사이드의 상승 edge에 관한 시뮬레이션 결과이다. 하이 사이드 하강 edge는 40V지점까지 한 번 떨어진 이 후 0V까지 떨어지게 된다, 40V에서 이미 상단 파워 MOSFET이 꺼지기 때문에 이 지점부터 논-오버랩 타임을 측정한다. 논-오버랩 타임은 대략 60ns이다.

#### 4. 구현 및 레이아웃



<Fig. 11> Layout (5000 $\mu$ m x 2500 $\mu$ m)

그림 11은 전체 시스템 레이아웃이며, 크기는 0.35 $\mu$ m BCDMOS 공정을 이용하였을 때 5000 $\mu$ m x 2500 $\mu$ m이다.

#### 5. 결론

태양광 시스템은 외부조건(온도, 일사량 등)에 의해서 최대전력점이 수시로 변하므로 태양전지로부터 최대전력을 얻는 것이 중요하다. 본 논문에서는 기존의 중앙 집중형 방식을 개선하여 DMPPT를 구축하여, 이를 제어하는 고전압 게이트 드라이버를 제안하였다. 전체 MPPT를 제어하는 게이트 드라이버의 전력소모와 소자에 받는 스트레스를 줄이기 위하여 하이-사이드 레벨 스위처에 숏-펄스 발생기를 추가하였으며 게이트 드라이버는 최대 2A의 전류를 감당할 수 있다.

<Table 1> Performance summary

	Performance
<b>Technology</b>	0.35 $\mu$ m BCDMOS
<b>PV Voltage</b>	40V
<b>Rise &amp; Fall time</b>	14ns / 22ns
<b>C<sub>L</sub></b>	3000pF
<b>Maximum current</b>	2A
<b>chip size</b>	5000 $\mu$ m x 2500 $\mu$ m

#### References

[1] S.M. Sohn, I.S. Choi, S.I. Lim, J.Y. Kim, K.H. Cho "ASIC design of DMPPT control for Photovoltaic Systems", *ISOC*, November. 2013.  
 [2] M.K. Kim, I.S. Cho, S.I. Lim, I.S. Choi, J.Y. Kim, K.H. Cho "An Analog circuit design in DMPPT control for Photovoltaic Systems", *ICEIC*, Jan.15-18, 2014.  
 [3] AN-6076, "Design and Application Guide of

Bootstrap Circuit for High Voltage Gate-Driver IC”, 2008 Fairchild Semiconductor Corporation.

- [4] Aldo Novelli, Luca Giussani, Ignazio Bellomo, “New Generation of Half Bridge Gate Driver ICs for use with low power 3.3V control applications”, IEEE Power Electronics Specialists Conference, vol. 4, June 2004.
- [5] Shin-II Lim, Jin Woo Kim, Kwang-Sub Yoon “A 12-b Asynchronous SAR Type ADC for Bio Signal Detection”, *JSTS*, vol. 13, no.2, April. 2013.
- [6] Hironori, “Level shift circuit and switching regulator using the same” *U.S. Patent 2012/0075001 A1*, Mar. 29, 2012
- [7] C.A Ramos-Paja, G. Spangnuolo, G. Petrone, S. Serna, A. Trejos, “A Vectorial MPPT Algorithm for Distributed Photovoltaic Applications” ICCEP, Nonmember. 09, 2010
- [8] Arvind Rajput, Harpreet Kaur, “A Low to High Voltage Tolerant Level Shifter for Power Minimization, IJECT, September, 2011
- [9] Hong Jae Shin, Oh Kyong Kwon, Kae Dal Kwack “A Novel PDP Driver IC Using Bootstrapping High-Voltage Output Circuit” Journal of the Korean Physical Society, October, 2002
- [10] AN-3009, “Standard Gate-Driver Optocouplers” Fairchild Semiconductor Coloration, Jan. 29, 2013



**임 신 일** (Shin-II Lim)

- 정회원, 교신저자
- 1980년 서강대학교 전자공학과 학사 졸업.
- 1983년 서강대학교 대학원 전자공학과 석사 졸업.
- 1995년 서강대학교 대학원 전자공학과 박사 졸업.
- 1982년 ~ 1991년 한국전자통신연구원(ETRI)선임연구원
- 1991년 ~ 1995년 전자부품연구원(KETI) 선임연구원
- 1995년 ~ 현재 서경대학교 전자공학과 교수
- 관심분야 : 아날로그 집적회로 설계(통신, 바이오 메디컬, 산업, 가전)

논문 접수일 : 2014년 03월 31일  
 1차 수정 완료일 : 2014년 05월 15일  
 2차 수정 완료일 : 2014년 06월 05일  
 게재 확정일 : 2014년 06월 20일



**김 민 기** (Min-Ki Kim)

- 비회원
- 2013년 서경대학교 전자공학과 학사 졸업.
- 2013년 ~ 현재 서경대학교 대학원 전자컴퓨터공학과 석사 과정.
- 관심분야 : PMIC, 아날로그 집적회로 설계.