Journal of the Korea Institute of Information and Communication Engineering (한국정보통신학회논문지)

The Korea Institute of Information and Commucation Engineering (한국정보통신학회)
권호 표지
DOI QR코드

DOI QR Code

Bottom Gate Voltage Dependent Threshold Voltage Roll-off of Asymmetric Double Gate MOSFET

하단게이트 전압에 따른 비대칭 이중게이트 MOSFET의 문턱전압이동 의존성

  • Jung, Hakkee (Department of Electronic Engineering, Kunsan National University)
  • Received : 2014.05.01
  • Accepted : 2014.06.09
  • Published : 2014.06.30
Download PDF
⟨ Previous Next ⟩

Abstract

This paper has analyzed threshold voltage roll-off for bottom gate voltages of asymmetric double gate(DG) MOSFET. Since the asymmetric DGMOSFET is four terminal device to be able to separately bias for top and bottom gates, the bottom gate voltage influences on threshold voltage. It is, therefore, investigated how the threshold voltage roll-off known as short channel effects is reduced with bottom gate voltage. In the pursuit of this purpose, off-current model is presented in the subthreshold region, and the threshold voltage roll-off is observed for channel length and thickness with a parameter of bottom gate voltage as threshold voltage is defined by top gate voltage that off-currnt is $10^{-7}A/{\mu}m$ per channel width. As a result to observe the threshold voltage roll-off for bottom gate voltage using this model, we know the bottom gate voltage greatly influences on threshold voltage roll-off voltages, especially in the region of short channel length and thickness.

본 연구에서는 비대칭 이중게이트(double gate; DG) MOSFET의 하단 게이트전압에 대한 문턱전압이동 현상에 대하여 분석하였다. 비대칭 DGMOSFET는 4단자소자로서 상단과 하단의 게이트단자에 별도의 전압을 인가할 수 있으므로 하단게이트전압의 변화가 문턱전압에 영향을 미칠 것이다. 그러므로 단채널효과로 알려져 있는 문턱전압 이동현상이 하단게이트전압에 의하여 감소할 수 있는지를 관찰하고자 한다. 이를 위하여 문턱전압이하영역에서의 차단전류모델을 제시하였으며 차단전류가 채널폭 당 $10^{-7}A/{\mu}m$일 경우의 상단게이트 전압을 문턱전압으로 정의하여 채널길이 및 채널두께의 변화에 따라 하단게이트 전압의 변화에 대한 문턱전압의 이동현상을 관찰하였다. 결과적으로 하단게이트전압은 문턱전압이동현상에 커다란 영향을 미치는 것을 알 수 있었으며, 특히 단채널효과가 심각하게 발생하고 있는 채널길이 및 채널두께 영역에서는 더욱 큰 영향을 미치고 있다는 것을 알 수 있었다.

Keywords

References

  1. http://www.samsung.com/sec/news/presskit/3d-v-nand
  2. P.Zhang, E.Jacques, R.Rogel and O.Bonnaud, "P-type and N-type multi gate polycrystalline silicon vertical thin film transistors based on low-temperature technology," Solid-State Electronics, vol.86, no.1, pp.1-5, 2013. https://doi.org/10.1016/j.sse.2013.04.021
  3. G.Deng and C.Chen,"Binary Multiplication Using Hybrid MOS and Multi-gate Single-Electron Transistors," IEEE trans. on very large scale integration(VLSI) systems, vol.21, no.9, pp.1573-1582, 2013. https://doi.org/10.1109/TVLSI.2012.2217993
  4. A.Sengupta and C.K.Sarkar,"Surface potential based analytical modeling of double gate MOSFET with Si and Au nano-dots embedded gate dielectric for non-volatile memory applications," J. of Computational and Theoretical Nanoscience, vol.10, no.4, pp.906-913, 2013. https://doi.org/10.1166/jctn.2013.2788
  5. D. S.Havaldar, G. Katti, N. DasGupta and A. DasGupta, "Subthreshold Current Model of FinFETs Based on Analytical Solution of 3-D Poisson's Equation," IEEE Trans. Electron Devices, vol. 53, no.4, 2006.
  6. Z.Ding, G.Hu, J.Gu, R.Liu, L.Wang and T.Tang,"An analytical model for channel potential and subthreshold swing of the symmetric and asymmetric double-gate MOSFETs," Microelectronics J., vol.42, pp.515-519, 2011. https://doi.org/10.1016/j.mejo.2010.11.002
  7. H.K.Jung,"Analysis for Potential Distribution of Asymmetric Double Gate MOSFET Using Series Function," J. Korea Inst. Inf. Commun. Eng., vol.17, no.11, pp.2621-2626, 2013. https://doi.org/10.6109/jkiice.2013.17.11.2621
  8. TCAD Manual, Part.4: INSPEC, ISE Integrated Systems Engineering AG, Zurich, Switzerland, 2001, p.56. ver.7.5.
  9. P.K. Tiwari, S. Kumar, S. Mittal, V. Srivastava, U. Pandey and S. Jit, "A 2D Analytical Model of the Channel Potential and Threshold Voltage of Double-Gate(DG) MOSFETs with Vertical Gaussian Doping Profile," India, 14-16th Mar., IMPACT-2009, pp.52-55, 2009.