http://dx.doi.org/10.6113/TKPE.2014.19.1.1

# 3상 계통 연계형 인버터에서의 전류 고조파 감쇄를 위한 능동형 피드포워드 보상 기법

박병준<sup>1</sup>, 김래영<sup>†</sup>, 최기영<sup>1</sup>

# An Active Feedforward Compensation for a Current Harmonics Reduction in Three-phase Grid-connected Inverters

Byong-Jun Park<sup>1</sup>, Rae-Young Kim<sup>†</sup>, and Ki-Young Choi<sup>1</sup>

**Abstract** – This paper proposes a current harmonic compensation method for the grid-connected inverter, especially caused by the grid impedance. Grid impedance causes low order harmonics in the grid current and deteriorates power quality. This paper analyzes the negative impact of the grid impedance, and proposes an active feedforward compensation method. Proposing method verified through simulation and experiment with 3-phase 1.5kW voltage source inverter prototype.

**Keywords:** active feedforward, harmonic compensation, low frequency transformer, low order harmonic, total harmonic distortion (THD), weak grid

# 1. 서 론

신재생에너지를 포함한 분산전원의 사용이 증가하고, 역률 보상의 목적으로 사용되는 능동형 정류회로의 사 용이 증가하면서 계통 연계형 인버터의 사용이 보편화 되었다. 이러한 계통 연계형 인버터 (또는 컨버터) 제품 의 사용은 전통적인 시스템과는 달리 고조파 성분을 발 생시켜 전력 품질에 악영향을 주게 된다. 이에 따라 국 제적으로 전력 품질을 유지하기 위한 각종 규제들이 생 겨나게 되고, 이러한 계통 연계형 제품들은 적절한 고조 파 감쇄의 기술을 필요로 하게 된다.

고조파는 수~수십 킬로헤르츠 이상의 영역에서 발생 하는 고차 고조파와 수 킬로헤르츠 이하의 영역에서 발 생하는 저차 고조파로 나눌 수 있다. 이중 고차의 고조 파는 그 발생 대역이 일반적인 제어의 영역을 벗어나기 때문에 제어적인 기법으로는 감쇄 시킬 수 없어, 일반적 으로 수동 필터가 감쇄 기법으로 사용이 된다. 가장 간 단한 수동필터의 형태로는 L-필터가 있으며, 이와 동일 한 감쇄효과를 얻으면서도 필터의 크기를 줄일 수 있는 LCL-필터 역시 널리 사용되고 있다. 하지만 LCL-필터 의 경우는 공진의 위험에 따른 설계의 복잡성으로 신중 한 사용을 필요로 한다.<sup>[1],[2]</sup>

저차의 고조파는 인버터의 데드타임(dead-time)에 의 해 발생하는 경우가 있으며, 이는 이미 여러 문헌들에서 소개되었던 데드타임 보상기법으로 감쇄시킬 수 있다.<sup>[3]</sup> 또 다른 저차 고조파의 원인으로는 계통의 임피던스 성 분으로 인해 발생하는 계통 전압 왜곡이 있다. 이는 계 통 내부의 고유 임피던스에 의한 것일 수도 있으며, 계 통과 인버터의 안전을 위해 사용하는 절연용 변압기의 누설 인덕턴스에 의한 것일 수도 있다. 이 계통 임피던 스 크기에 따른 시스템의 안정영역을 판정하는 기법에 대한 연구도 이루어진 바 있다.<sup>[4],[5]</sup> 또한 계통의 전압이 왜곡 되더라도 이에 강인한 제어기를 설계하는 기법에 대해서도 소개된 바 있다.[6],[7] 계통 임피던스의 변화에 대응 할 수 있도록, 계통 임피던스를 예측하는 기법 역 시 여러 문헌들을 통해 소개하고 있다.<sup>[8]</sup> 하지만 계통 임피던스에 의해 발생하는 저차 고조파에 대한 이론적 인 분석은 이루어지지 않았으며, 여기서 발생하는 저차 고조파를 직접적으로 감쇄시키는 보상 기법에 대한 연 구도 역시 이루어지지 않았다.

본 논문은 많은 임피던스를 포함한 계통 상황에서 계

Paper number: TKPE-2014-19-1-1

Print ISSN: 1229–2214 Online ISSN: 2288–6281

<sup>&</sup>lt;sup>T</sup> Corresponding author: rykim@hanyang.ac.kr, Dept. of Electrical and Biomedical Eng., Hanyang University Tel: +82-2-2220-2897 Fax: +82-2-2290-4825

<sup>&</sup>lt;sup>1</sup>Dept. of Electrical Eng., EECS lab., Hanyang University

Manuscript received Sep. 9, 2013; accepted Nov. 6, 2013

통 전류에 저차 고조파 왜곡이 발생하는 현상을 주파수 영역에서 분석하였다. 특히 절연용 변압기의 누설 인덕 턴스가 포함된 경우를 분석하였다. 그리고 이러한 분석 을 기반으로 새로운 전류 왜곡 보상 기법을 제안하였다. 이는 전류제어기의 피드포워드 항에 포함되는 것으로, 이상적인 계통 상황에서 설계된 전류제어기를 수정하지 않고도 원하는 보상 결과를 얻을 수 있다는 장점이 있 다. 다양한 시뮬레이션과 분석을 통해 그 유효성을 증명 하였으며, 3상 1.5 킬로와트 인버터 프로토타입의 실험 결과 역시 제안하는 보상기법의 성능을 증명하고 있다.

# 2. 시스템 구성

그림 1은 일반적인 계통연계형 인버터 시스템이 LCL-필터와 절연용 변압기를 통해 계통에 연결된 것을 나타내고 있다. 여기서  $V_{de}$ 는 dc링크 전압을,  $e_a/e_b/e_c$ 는 실제의 계통 전압을, L<sub>i</sub>는 인버터측 인덕터를, L<sub>a</sub>는 계통측 인덕터를, Cf는 필터 캐패시터를 나타낸다. 그리 고 L<sub>it</sub>는 계통의 내부 임피던스 또는 절연 변압기의 누 설 인덕턴스를 나타낸다. 하지만 실제로  $L_{it}$ 는 인버터를 계통에 연결할 때에 나타나지 않는 부분으로, L<sub>it</sub> 앞단 이 실제 사용자가 마주하게 되는 PCC(point of common coupling) 지점이 된다. 따라서 계통 전압은 정확히 측정 이 되지 못하고, 그림 1의  $v_{sa}$ ,  $v_{sb}$ ,  $v_{sc}$ 의 PCC지점 센 싱 전압이 계통 전압을 대신 나타내게 된다. 게다가 모 든 계통은 각각 다른 내부 임피던스 특성을 가지고 있 어서, 전류제어기 설계 시에  $L_{it}$ 를 고려한 설계는 불가 능 하다. 마지막으로  $R_i/R_a/R$ 는 각각의 인덕터의 기생 저항성분을 나타내고 있다.

#### 3. 절연 변압기에 의한 계통 전류 왜곡

분석의 편의를 위해 LCL-필터의 공진의 영향이 능동 형 댐핑 기법을 통해 완벽하게 사라졌다고 가정을 한다. 이 가정을 통해서 LCL-필터는 공진주파수  $f_{res}$ 보다 낮 은 주파수 영역에서 L-필터와 동일하다고 가정할 수 있 다.<sup>[9]</sup> 따라서 L-필터의 모델로 간주하고 분석을 진행하 도록 한다.



Fig. 1 Inverter topology connected to the grid through the low frequency transformer and LCL filter

| Parameter | Description                             | Value         |
|-----------|---|---------------|
| $P_{inv}$ | Rated Power                             | $1.5 \ kW$    |
| $v_g$     | Line-to-line RMS Voltage                | 220 $V_{rms}$ |
| $v_{dc}$  | DC link Voltage                         | 500 $V_{dc}$  |
| $f_f$     | Fundamental Frequency                   | 60 Hz         |
| $f_{sw}$  | Switching Frequency                     | $24 \ kHz$    |
| $f_{bw}$  | Current Controller Bandwidth            | 1000 Hz       |
| $L_i$     | Inverter Side Inductance                | $300 \mu H$   |
| $L_g$     | Grid Side Inductance                    | $220 \mu H$   |
| R         | Sum of Inductor Parasitic<br>Resistance | 0.2 <i>Ω</i>  |
| $C_{f}$   | Filter Capacitor                        | $1.5 \ \mu F$ |
| $f_{res}$ | Resonance Frequency                     | 11.53 kHz     |

Table 1 System Parameter

#### 3.1 전류 제어기 설계

제어기의 설계 시에 일반적인 극영점 상쇄(pole-zero cancellation) 기법을 이용한 PI제어기(proportional integrator)를 사용할 때, 전류 교차결합항 (cross-coupling term)과 계통 전압 항은 아래의 그림 2 와 같이 피드포워드로 처리한다. 피드포워드의 결과 플 랜트는 단순한 R-L 부하의 모델로 간주할 수 있게 된 다.

그림 2는 설계된 전류제어기의 블럭도를 dq 동기좌표 계에서 나타내고 있다. 여기서  $i_d^*$ 와  $i_q^*$ 는 지령 전류를,  $i_d$ 와  $i_q$ 는 인버터 출력 전류를,  $d_d$ 와  $d_q$ 는 시비율(duty cycle)을 나타낸다. 분석의 편의를 위해서 전류 센싱 이 득인  $H_{id}$ 와  $H_{iq}$ 는 각각 1로 간주한다. 이에 따라 전류 제어기의 전달함수는 식(1)과 같고, 플랜트 모델을 나타 내는  $G_{iddd}$ 와  $G_{iqdq}$ 는 식(2)와 같으며, 전류 보상기  $G_{cd}$ 와  $G_{cq}$ 는 식(3)과 같다. 여기서  $f_{bw}$ 는 전류제어기의 대 역폭을 의미한다.

$$\frac{d}{dt} \begin{bmatrix} i_d \\ i_q \end{bmatrix} = \begin{bmatrix} -\frac{R}{L_T} & 0 \\ 0 & -\frac{R}{L_T} \end{bmatrix} \cdot \begin{bmatrix} i_d \\ i_q \end{bmatrix} + \begin{bmatrix} \frac{v_{dc}}{L_T} & 0 \\ 0 & \frac{v_{dc}}{L_T} \end{bmatrix} \cdot \begin{bmatrix} d_d \\ d_q \end{bmatrix}$$
(1)   
 
$$\forall t, \ L_T = L_i + L_g, R = R_i + R_g$$

$$G_{iddd} = G_{iqdq} = \frac{1}{sL_T + R} \tag{2}$$

$$G_{cl} = G_{cq} = 2\pi f_{bw} \frac{sL_T + R}{s}$$
(3)

표 1의 시스템 파라미터를 이용하여 설계된 전류제어 기의 주파수 응답특성을 살펴보면 그림 3과 같다. 이는 폐루프 응답과 루프 이득의 주파수 영역에서의 이득과 위상을 나타내고 있으며, 설계된 대역폭을 만족하면서 전류제어기가 동작함을 알 수 있다.

#### 3.2 계통 임피던스의 영향 분석

계통 내부에 포함된 임피던스 성분이 매우 크거나 별 도의 절연 변압기가 연결된 경우, PCC 지점에서의 전압 은 실제 계통전압에서 왜곡되게 된다. 다시 말해 그림 2 전류제어기의 피드포워드 항에서 사용하는 계통전압 값 은 PCC 지점에서 센싱된 전압으로, 이는 실제의 계통 전압과는 다른 값을 가지게 된다. 이때 포함된 왜곡 성 분은 소신호 모델링을 통해서 식(4)와 같이 표현할 수 있다.

$$\begin{bmatrix} v_{sd} \\ v_{sq} \end{bmatrix} = \begin{bmatrix} sL_{it} + R_{it} & -\omega_f L_{it} \\ \omega_f L_{it} & sL_{it} + R_{it} \end{bmatrix} \bullet \begin{bmatrix} i_d \\ i_q \end{bmatrix} + \begin{bmatrix} 1 & 0 \\ 0 & 1 \end{bmatrix} \bullet \begin{bmatrix} e_d \\ e_q \end{bmatrix}$$
(4)

식(4)의 우측 항에서 첫 번째 곱하기 항은 계통전압의 왜곡 성분이며, 두 번째 곱하기 항은 실제 계통 전압 성 분이다. 이러한 계통 전압의 왜곡 성분으로 인해서 그림 2의 전류제어 블럭도는 아래의 그림 4와 같이 바뀌게 된다. 이는 그림 2와 비교했을 때 새로운 피드백 루프 ( $sL_{it}+R_{it}$ ) 가 추가된 것을 확인 할 수 있으며, 교차결



Fig. 2 Current controller block diagram



Fig. 3 Frequency response of current controller; (solid line) closed loop response (dashed line) loop gain response

Table 2 Parameters of grid impedance

| Parameter | Descrij         | Value         |                |
|-----------|-----------------|---------------|----------------|
| $L_{it}$  | Inductance comp | onent of grid | 560 <i>u</i> H |
|           | impedance       |               | $300 \ \mu m$  |
| P         | Resistance comp | onent of grid |                |
| $n_{it}$  | impedance       |               | 0.5 12         |

합 항이  $L_{it}$ 의 값만큼 변경된 것을 확인할 수 있다. 여 기서 교차결합 항은 그 값이 매우 작고, 피드포워드 처 리로 그 영향을 없앨 수 있기 때문에 무시하고 새롭게 추가된 피드백 루프의 영향만을 살펴보도록 한다. 추가 된 피드백 루프로 인해 플랜트 모델은 식(2)에서 식(5) 로 변경되게 되고, 전류 전달함수 역시 식(6)과 같이 변 경 되게 된다.

$$G_{iddd}^{'} = \frac{G_{iddd}(sL_{it} + R_{it})}{1 - G_{iddd}(sL_{it} + R_{it})} = \frac{sL_{it} + R_{it}}{s(L_T - L_{it}) + (R - R_{it})}$$
(5)

$$G_{id} = \frac{i_d}{i_d^*} = \frac{G_{cd}G_{iddd}}{1 + G_{cd}G_{iddd}}$$

$$= \frac{2\pi f_{bw} \{L_T L_{it}s^2 + (L_T R_{it} + L_{it}R)s + R R_{it}\}}{\left\{ (L_T - L_{it} + 2\pi f_{bw}L_T L_{it})s^2 + (R - R_{it} + 2\pi f_{bw}L_T R_{it} + 2\pi f_{bw}L_{it}R)s \right\}}$$
(6)

변경된 전달함수의 특성을 살펴보기 위해 표 2의 절 연용 변압기의 파라미터를 사용하였다. 그 결과 주파수 응답 특성은 그림 5와 같다.

그림 5의 폐루프 이득 응답특성에서 점선으로 표시된 저주파 영역의 이득이 증폭되고 있는 것을 확인할 수 있으며, 이에 따라 계통 전류의 저차 고조파 성분이 증 폭되어 전류 파형의 왜곡성분이 증가할 것을 예측할 수 있다. 아래의 그림 6은  $L_{it}$ 의 값을 변경시켰을 때의 폐 루프 응답특성이다. 여기에서  $L_{it}$ 가 증가할수록 이득 이



Fig. 4 Current controller block diagram with distorted grid voltage

증가되는 주파수 영역 역시 커지며, 전체적으로 고조파의 양이 증가하고, 따라서 계통 측의 임피던스 성분이 커질수 록 계통 전류의 품질이 더욱 나빠질 것을 예측할 수 있다.

그림 7은 계통 임피던스에 의한 영향을 확인하기 위 한 시뮬레이션 결과로, 각각 다른 부하의 크기에 따른 계통측 전류를 나타내고 있다. 저차 고조파 성분으로 인 해 계통 전류의 파형이 많이 왜곡되는 것을 확인할 수 있으며, 이러한 저차 고조파의 영향은 경부하로 갈수록 그 영향이 크게 나타나는 것을 알 수 있다.

#### 4. 제안하는 능동형 피드포워드 보상 기법

계통 전류의 저차 고조파 왜곡의 원인이 되는 계통전 압 왜곡 성분을 보상하기 위한 전류 제어기 피드포워드 보상 기법을 제안한다. 제안하는 기법은 그림 8의 제어 블럭도에 나타나 있는 것과 같이 왜곡 성분과 동일한 값을 피드포워드 항에 포함시키는 것이다.



Fig. 5 Frequency response under distorted grid voltage condition; (solid line) closed loop response (dashed line) loop gain response



Fig. 6 Closed loop response with the different  $L_{it}$ ( $L_{it}$  value : 160uF, 260uF, 360uF, 460uF, 560uF, 660uF, 860uF, 1260uF, 2060uF)

왜곡을 발생시키는 항들과 동일한 크기의 성분들이 피드포워드 항에서 먼저 삭제되었기 때문에, 플랜트의 모델과 설계했던 그림 2의 전류 제어기의 성능을 추가 적인 재설계 없이 그대로 사용할 수 있다. 다시 말해 그 림 4에서 계통 임피던스의 영향으로 추가되었던 왜곡 성분들을, 계통 센싱 전압에 선보상 해줌으로써 계통 임 피던스에 의한 제어기의 영향을 없애주는 것이다. 하지 만 앞선 분석 과정에서는 L-필터의 플랜트 모델로 가정 을 하고 모델링과 분석을 하였다. L-필터 모델의 경우 인버터 측 전류와 계통 측 전류가 동일하지만, 실제 사 용되는 LCL-필터의 모델에서는 인버터 측과 계통측의 전류는 다른 값을 가지고 있다. 또한 모델링을 통해서 계통 임피던스 성분에 의해 계통 전압을 왜곡 시키는 성분은 계통 측 전류임을 알 수 있다. 따라서 계통 측의



Fig. 7 Grid current waveform with low frequency transformer ( $L_{it}$  560  $\mu H$ ,  $R_{it}$  0.5  $\Omega$ ) (a) Full load(2A/div) (b) 50% load(2A/div) (c) 10% load(0.5A/div)

 $i_{d}^{*} + \underbrace{i_{d-g}}_{V_{s_d}} + \underbrace{i_{d-g}}_{V_{g_d}} + \underbrace{i_{d-g}}_{V_{g_d}} + \underbrace{i_{d-g}}_{V_{g_g}} + \underbrace{i_{d-g}}_{Q_{g_d}} + \underbrace{i_{d-g$ 

Fig. 8 Current controller block diagram including feed-forward compensation

전류가 제안하는 능동형 피드포워드 보상기법에 사용되 어야한다. 이는 그림 8의 전향 보상에 사용된 전류 값을 계통 측의 전류 id.g, iq.g로 표기하여 나타내었다. 전류제 어기를 계통측 전류를 이용해 제어하는 방식을 사용하 게 되면 추가의 전류센서가 필요 없게 되지만, 이 경우 공진에 더욱 취약해지고 PI 제어기가 아닌 다른 종류의 제어기를 사용하여야 한다.<sup>[6]</sup>

# 5. 시뮬레이션 결과

제안하는 능동형 고조파 보상 기법의 성능을 3상 1.5 킬로와트 계통연계형 인버터 시스템의 시뮬레이션을 통 해 증명하였다. 시뮬레이션에 사용된 시스템의 파라미터 는 표 1과 표 2와 같다.

그림 9는 제안하는 능동형 피드포워드 보상 기법을 적 용하였을 경우의 계통측 출력 전류 파형이다. 직관적으로 그림 7에서의 저차 고조파 성분들이 대부분 사라진 것을 알 수 있어 제안하는 감쇄 기법이 유효함을 알 수 있다.

그림 10은 그림 7과 그림 9에서의 출력전류의 주파수 스펙트럼 결과를 나타내고 있으며 막대위에 표시된 수 치는 기본파에 대비한 고조파의 비율이다. 여기에서 고 조파의 절대 크기는 부하의 크기에 영향을 받지 않고 거의 동일한 값을 가지지만, 기본파에 대비한 크기는 경 부하로 갈수록 더욱 커지는 것을 알 수 있다. 10% 부하 의 경우 5차의 고조파 크기가 기본파 대비 약 31.1% 감 소하였다.

#### 6. 실험 결과

그림 11의 3상 1.5킬로와트 인버터 프로토타입을 이용

6 Δ (a) 0 -2 -4-6 4 2 **(b)**0 -2 -4 1 0.5 (c) 0 -0.5-1 Fig. 9

Fig. 9 Grid current waveform with low order harmonic compensation (a) Full load(2A/div) (b) 50% load(2A/div) (c) 10% load(0.5A/div)

한 실험을 통해 제안하는 보상 기법의 타당성을 검증하였다. 프로토타입에 사용된 시스템 파라미터는 시뮬레이 션과 동일하게 표 1, 표 2와 같다.

그림 12는 최대부하 조건에서 계통 전류의 실험 파형 을 보여주고 있다. 그림 12(a)는 계통의 임피던스 성분 이 없는 경우의 출력 파형으로, 시뮬레이션 파형과는 달 리 데드타임 제어에 의해 발생하는 저차 고조파 성분들 이 포함되어 있다. 안전상의 문제로 변압기를 제거할 수 없어, 전압 센싱 위치만을 계통 측에 바로 연결해, 전압 센싱 값에 왜곡이 발생하지 않도록 하였다. 그림 12(b) 는 계통의 임피던스 성분이 포함되고, 제안하는 보상 기



Fig. 10 Comparison of low order harmonics before and after compensation at the Fig. 7 and Fig. 9 (x-axis : order of harmonic, y-axis : current amplitude[A]) (a) Full load (b) 50% load (c) 10% load



Fig. 11 Photograph of 1.5kW experimental prototype

법을 사용하지 않았을 때의 출력 전류 파형이다. 그 결 과 전류의 고조파 성분이 증가하게 되고 전류파형의 품 질은 현격하게 나빠지게 된다. 하지만 제안하는 능동형 피드포워드 보상 기법을 적용한 결과, 증가되었던 고조 파 성분들이 감쇄되는 것을 그림 12(c)를 통해 확인할 수 있다. 이는 전류 제어기의 보상기를 재설계 하는 등 의 추가적인 작업이 없이도 손쉽게 고조파 성분을 제거 하는 효과를 얻을 수 있음을 증명하였다.

고조파의 감쇄 효과는 그림 13의 주파수 분석을 통해 서 더욱 확실하게 알 수 있다. 계통 임피던스 성분으로 인해 발생하는 대부분의 저차 고조파들이 제안하는 방 법을 통해서 효과적으로 제거된 것을 알 수 있다.



Fig. 12 Grid current waveform (5A/div) under a full load condition (a) Without grid impedance influence (b) No compensation control with grid impedance (c) Using proposed compensation method with grid impedance



Fig. 13 Grid current frequency analysis under a full load condition (x-axis : order of harmonic, y-axis : normalized current based on the fundamental frequency current[%])

# 7.결 론

본 논문은 계통전원에 추가된 임피던스 성분으로 인 한 저차 고조파 발생의 원인을 분석 하였고, 이를 감쇄 시킬 수 있는 능동형 피드포워드 보상 기법을 제안하였 다. 제안하는 기법은 설계된 전류제어기를 변경하지 않 고도 손쉽게 전류의 품질을 향상 시킬 수 있는 장점이 있다. 제안하는 기법의 유효성을 증명하기 위해 많은 시 뮬레이션과 분석의 결과가 사용되었다. 또한 1.5킬로와 트 3상 인버터 프로토타입의 실험과 시뮬레이션을 통해 보상 기법의 전류 품질 향상 성능을 증명하였다.

# References

- M.Liserre, F.B laabjerg and S. Hansen, "Design and control of an LCL-filter based three phase active rectifier," *IEEE Trans. Industry Applications*, Vol. 41, pp. 1281–1291, 2005.
- [2] X. Guo, X. You, X. Li, R. Hao and D. Wang, "Design method for the LCL filters of three-phase voltage source PWM rectifiers," *Journal of Power Electronics*, Vol. 12, No. 4, pp. 559–566, July 2012.
- [3] J. Choi, S. Sul, "Inverter output voltage systhesis using novel dead time compensation," *IEEE Trans. Power Electron*, Vol. 11, No. 2, Mar. 1996.
- [4] J. Sun, "Impedance-based stability criterion for grid-connected inverters," *IEEE Trans. Power Electron.*, Vol. 26, No. 11, pp. 3075–3078, Nov. 2011.
- [5] M. Liserre, R. Theodorescu, and F. Blaagjerg, "Stability of photovoltaic and wind turbine grid-connected inverters for a large set of grid impedance values," *IEEE Trans. Power Electron.*, Vol. 21, No. 1, pp. 263–272, Jan. 2006.
- [6] E. Twining, and D. G. Holmes, "Grid current regulation of a three-phase voltage source inverter with an LCL input filter," *in Proc. of PESC 2002*, pp. 1189–1194, Jun. 2002.
- [7] D. Choi, K. Lee, "Stability improvement of distributed power generation systems with an LCL-filter using gain scheduling based on grid impedance estimations," *Journal of Power Electronics*, Vol. 11, No. 4, pp. 599–605, July 2011.
- [8] M. Liserre, F. Blaabjerg, and R. Teodorescu, "Grid impedance estimation via excitation of LCL-filter resonance," *IEEE Trans. Ind. Appl.*, Vol. 43, No. 5, pp. 1401–1407, Sep./Oct. 2007.
- [9] J. Dannehl, C. Wessels, and F. W. Fuchs, "Limitations of voltage oriented PI current control of grid-connected PWM rectifiers with LCL filters," *IEEE Trans. Ind. Electron.*, Vol. 56, No. 2, pp. 380–388, Feb. 2009.



### 

1977년 5월 22일생. 2003년 경북대 전자전 기공학부 졸업. 2012년~현재 한양대 전기 공학과 대학원 석사과정. 2003년~현재 삼 성전자 생활가전 사업부 디지털 제어 그룹 책임연구원.



# <u>김래영(金來瑛)</u>

1974년 6월 6일생. 1997년 한양대 전기공학 과 졸업. 1999년 동 대학원 전기공학과 졸 업(석사). 2009년 미국 버지니아 공대 (Virginia Tech) 대학원 전기공학과 졸업(공 박). 1999년~2004년 효성중공업 연구소 선

임연구원. 2009년~2010년 미국 National Semiconductor Post Doc. Researcher. 2010년~현재 한양대 전기생체공학부 조교수. 당 학회 JPE 편집위원, 학술위원.



#### <u>최기영(崔基永)</u>

1985년 10월 9일생. 2011년 한양대 전기공 학과 졸업. 2011년~현재 동 대학원 전기공 학과 석박 통합과정.