

멀티레벨 인버터를 이용한 무효전력 보상장치에서의 DC-Link 전압 불평형 보상

김효진¹, 정승기[†]

DC-Link Voltage Unbalance Compensation of Reactive Power Compensator using Multi-level Inverter

Hyo-Jin Kim¹, and Seung-Ki Jung[†]

Abstract - Recently, we use a static synchronous compensator(STATCOM) with cascaded H-bridge topologies, because it is easy to increase capacity and to reduce total harmonic distortion(THD). When we use equipment for reactive power compensation, dc-link voltage unbalances occur from several reasons although loads are balanced. In the past, switching pattern change of single phase inverter and reference voltage magnitude change of inverter equipped with power sensor have been used for dc-link voltage balance. But previous methods are more complicated and expensive because of additional component costs. Therefore, this paper explains reasons of dc-link voltage unbalance and proposes solution. This solution is complex method that is composed of reference voltage magnitude change of inverter without additional hardware and shifted phase angle of inverter reference voltages change. It proves possibility through 1000[KVA] system simulation

Keywords: multi-level inverter, STATCOM, reactive power, dc-link voltage unbalance, phase shifted PWM

1. 서 론

에너지 절감 및 에너지 효율 증대의 일환으로 산업계에서 엄격한 전력 품질 제한 및 양질의 전력에 대한 요구가 증대 되고 있다. 이에 전력 품질의 개선을 위하여 계통을 안정화하고 공급 전압을 일정하게 유지할 목적으로 무효전력 보상 장치를 적용하고 있다.^{[1][2]}

기존의 무효전력을 보상하기 위해 커패시터 뱅크를 원단에 병렬로 연결하여 사용하는 진상 콘덴서, 계자 전류를 제어하는 동기 조상기, 정지형 무효전력 보상 장치가 사용되고 있다. 무효전력 보상 장치로 3-레벨 인버터들이 기존에 주를 이루고 있으나 이는 고압의 대용량을 목적으로 하는 시스템에 적용하기에는 소자 및 부품 추가로 인한 비용 증가와 스위칭 손실, 고조파 장애 등이 문제가 된다. 이에 저압의 소자를 사용하고 단상 풀 브

릿지 인버터(H-Bridge Inverter)를 직렬 연결한 멀티레벨 인버터를 무효전력 보상 장치로 많이 사용하고 있다. 멀티 레벨 인버터를 이용할 시 여러 이유로 인하여 상간 출력 전압 불평형, 직렬 연결된 인버터의 DC-Link 전압 불평형이 발생하게 된다.^{[3]-[4]} 본 논문에서는 상별 직렬 연결된 풀 브릿지 인버터간의 전압 불평형(DC-Link 전압 불평형)에 관하여 논의하였다.

이 DC-Link 전압 불평형을 해결하기 위해 다수 논문의 저자들은 각각의 단상 인버터의 스위칭 패턴을 변경하는 방법^{[5]-[9]}, 직렬 연결된 단상 인버터의 유효전력을 계산하여 해결하는 방법^[5] 및 그 외의 방법들을 이용하여^{[10]-[11]} DC-Link 전압 불평형 해결안을 제시해왔다. 그러나 스위칭 패턴을 이용하는 방법은 주제어기가 모든 단상 인버터의 스위칭을 관리해야 하므로 주제어기의 부하 부담률이 늘어나게 되며, 유효전력을 계산하여 제어하는 방법은 추가적인 하드웨어가 필요하게 된다. 그 외의 방법들은 연산하기가 어렵거나 순시적으로 변하는 부하에서는 빠르게 응답하지 못하는 단점을 갖고 있다. 이러한 문제를 개선하기 위해 본 논문에서는 주제어기의 부하 부담률을 줄이고 연산을 간단하게 하려고 단상 인버터의 출력 전압 레퍼런스 크기와 위상을 이용한 제

Paper number: TKPE-2013-18-5-2 ISSN: 1229-2214

[†] Corresponding author: sgjeong@daisy.kw.ac.kr, Dept. of Electrical Eng., Kwangwoon University
Tel: +82-2-940-5146 Fax: +82-2-940-9153

¹ Dept. of Electrical Eng., Kwangwoon University

Manuscript received Feb. 20, 2013; accepted May 21, 2013

— 본 논문은 2012년 추계학술대회 우수추천논문임

어 방법을 제안하고 시뮬레이션을 통하여 검증하였다.

2. STATCOM 시스템 모델링

본 논문에서 적용한 STATCOM의 기본 형태는 그림 1과 같이 Cascaded H-Bridge 토폴로지로 구성된 STATCOM 시스템과 전원전압, 그리고 가변부하 (Balanced)로 구성할 수 있다.

2.1 전력회로 수식전개

AC측 전력회로는 전원전압과 STATCOM 출력전압, 그리고 리액터를 통해 흐르는 계통전류를 이용하여 수식 (1)~(4)과 같이 나타낼 수 있다.

$$V_{abc-f} = V_{abu-u} + V_{abc-Lf} \quad (1)$$

$$I_{abc-s} = I_{abu-L} - I_{abc-u} \quad (2)$$

$$L_f \frac{d}{dt} I_{abc-L} = V_{abc-f} - V_{abc-u} \quad (3)$$

$$\begin{bmatrix} V_{a-Lf} \\ V_{b-Lf} \\ V_{c-Lf} \end{bmatrix} = L_f \frac{d}{dt} \begin{bmatrix} I_{a-u} \\ I_{b-u} \\ I_{c-u} \end{bmatrix} = L_f \frac{d}{dt} \left(\begin{bmatrix} I_{a-L} \\ I_{b-L} \\ I_{c-L} \end{bmatrix} - \begin{bmatrix} I_{a-S} \\ I_{b-S} \\ I_{c-S} \end{bmatrix} \right) \quad (4)$$

V_{abc-f} = STATCOM 출력 전압

V_{abc-u} = 전원 전압

V_{abc-Lf} = 리액터 양단 전압

I_{abc-S} = 전원 전류

I_{abc-L} = 부하전류

I_{abc-u} = STATCOM 전류

L_f = 부스트 리액터

위의 수식은 3상 좌표계에서 표현한 수식이며 연산을 쉽게 하기 위하여 동기 좌표계로 변경하여 제어한다.

2.2 전류 레퍼런스(I_{d-ref}^*)연산 방법

부하 단의 무효전력을 보상하기 위해 부하의 무효전




Fig. 1 Power circuit construction of the multi-level STATCOM

류를 계산한다. 부하 전압과 전류를 이용하여 부하 측의 무효전력, 유효전력을 다음 수식 (5)~(6)과 같이 나타낼 수 있다.

$$P = V_{q-u}^e * I_{q-L}^e + V_{d-u}^e * I_{d-L}^e \quad (5)$$

$$Q = V_{q-u}^e * I_{d-L}^e - V_{d-u}^e * I_{q-L}^e \quad (6)$$

위의 수식을 이용한 전류 레퍼런스는 수식 (7), (8)과 같다.

$$I_{d-ref}^* = \frac{-(V_{d-L}^e * P) - (V_{q-L}^e * Q)}{(V_{q-L}^e)^2 + (V_{d-L}^e)^2} \quad (7)$$

$$I_{q-ref}^* = \frac{-(V_{q-L}^e * P) - (V_{d-L}^e * Q)}{(V_{q-L}^e)^2 + (V_{d-L}^e)^2} \quad (8)$$

2.3 기준 전압(Reference Voltage) 연산

STATCOM 제어를 위한 제어기는 크게 2가지로 구분된다. 전류 레퍼런스를 만들어 내는 주제어기(Master Controller), 개별 단상 인버터 스위칭 및 단상 인버터의 DC-Link 전압 제어를 담당하는 보조제어기(Cell Controller)이다.

주제어기는 전압 레퍼런스를 만들며 이 전압 레퍼런스를 상별 직렬 연결된 보조제어기에 같은 값을 전달한다. 블록도는 그림 2와 같다.

보조제어기(Cell Controller)는 주제어기로부터 d축 전압 레퍼런스(V_{d-f}^*), q축 전압 레퍼런스(V_{q-f}^*)를 받고, 개별 단상 인버터의 PWM에 사용되는 전압 레퍼런스($V_{master-ref}$)를 만든다.

3. 단상 인버터 전압 불평형 보상

3.1 불평형 원인 분석

멀티레벨 인버터를 이용한 STACOM의 경우, 직렬




Fig. 2 Control block for reactive current control

연결된 단상 인버터의 DC-Link 전압에 불평형이 발생한다. 이 불평형의 요인으로는 5가지 정도로 나눌 수 있다.^[3] 이 중 4가지는 하드웨어적인 원인이고 한 가지는 멀티레벨 인버터 PWM 방식에 의한 원인이다.

첫째, 각 단상 인버터에서 사용되는 IGBT(Insulated Gate Bipolar Transistor)의 스위칭 손실이 같지 않으므로 소모되는 유효전력 차가 발생한다.

둘째, 단상 인버터 커패시터는 약 +10%에서 -10% 범위의 용량에 대한 허용오차를 갖고 있기 때문에 같은 커패시터를 이용하여 에너지를 충/방전을 함에도 DC-Link 전압에는 차이가 생긴다.

셋째, 구조적으로 직렬 연결된 단상 인버터가 전력계통에서 가장 가까운 쪽에 있는 경우와 가장 멀리 있는 경우 선로 임피던스의 차에 따라 손실이 달라진다.

넷째, 단상 인버터의 전압/전류 센서의 오차 때문에 발생한다.

다섯째, PWM 스위칭 방법에 따라서 발생하는 문제이다. 멀티레벨 인버터의 스위칭 방법으로 Phase Shifted PWM 방식을 사용하고 있다. 이 방식은 각각 직렬로 연결된 단상 인버터들은 같은 기준전압을 갖고 있고 이 기준전압과 비교하는 삼각파는 단상 인버터의 직렬연결 수(n)에 따라 수식(9)와같이 일정하게 위상 천이한다.

$$\pi * \frac{n-1}{n} \tag{9}$$

위의 스위칭 방법을 이용한 STATCOM 출력전압은 각 단상 인버터의 개별 출력전압이 합성되어 정현파에 가까운 형태로 발생한다. 각 단상 인버터의 출력전압은 삼각파가 일정한 각도로 위상 천이 되기 때문에 기준전압의 주파수와 크기는 같지만 출력 전압의 기본파는 위상이 지연된 것처럼 보인다.

STATCOM의 출력전류는 인버터가 직렬로 연결되어 있기 때문에 각 상 인버터에 같은 전류가 흐른다. 그러나 각 단상 인버터 출력 전압의 기본파는 조금씩 다른 위상을 갖기 때문에, 단상 인버터 출력 전압에 대한 전류의 위상차는 서로 다르다. 이 때문에 순시 유효전력이 달라지며 수식(10)과같이 나타낼 수 있다.

$$p_n = v_n \times i \tag{10}$$

$$p_n = v_n \times i_{dc} \tag{11}$$

- P_n = n번째 단상 인버터의 순시전력
- $v_n = V_{master_ref} * \sin(\omega t + \theta_n)$, n번째 단상 인버터출력 전압
- $i = I_{out} * \sin(\omega t + \theta_i)$, 인버터 출력 전류
- $\phi_n = (\theta_n - \theta_i)$, v_n 과 i 의 위상각
- v_{dc_n} = 단상 인버터의 DC-Link 전압 값
- i_{dc} = 커패시터에 흐르는 전류

순시 전력을 수식(11)과 같이 표현할 때 i_{dc} 값은 STATCOM의 출력 전류로 상별 직렬 연결된 인버터는 같은 전류를 흘리므로 전력의 차는 곧 DC-Link 전압 차에 해당한다. 각 단상 인버터에서의 DC-Link 전압 편차는 각 단상 인버터의 출력 전압과 STATCOM 출력 전압 간 위상 차가 클 때 더 커진다.

$$N_{total} \text{ 짝수: } \frac{N_{total}}{2} \pm \dots > \frac{N_{total}}{2} \pm 2 > \frac{N_{total}}{2} \pm 1$$

$$N_{total} \text{ 홀수: } \frac{N_{total}}{2} \pm \dots > \frac{N_{total}}{2} \pm 2 > \frac{N_{total}}{2} \pm 1 > \frac{N_{total}}{2}$$

N_{total} : 직렬 연결된 단상 인버터 수
위의 순서와 같이 DC-Link 전압 차가 발생한다.

3.2 DC-Link 전압 안정화

그림 1의 STACOM 형태는 DC-Link 전압 입력 측에 별도의 전원이 공급되지 않기 때문에 개별 단상 인버터에 흐르는 계통전류의 충/방전을 통하여 DC-Link 전압을 제어한다. 단상 인버터의 DC-Link전압은 수식(12)와 같이 나타낸다.

$$v_{dc(n)} = \frac{1}{C} \int (i^* SW) dt \tag{12}$$

- C = 정전용량
- $v_{dc(n)}$ = 직렬 연결 된 n번째 인버터의 DC-Link 전압
- i = STATCOM에서 전원계통으로 흐르는 상전류
- SW = 스위칭 상태

수식(12)에서 보는 것과 같이 개별 단상 인버터의 DC-Link 전압을 변경하려면 커패시터로 흐르는 인버터 출력 전류를 제어해야 한다. 개별 단상 인버터의 DC-Link 전압을 제어하기 위해 직접 전류를 제어하는 방법이 사용될 수 없어, 수식(12)에서 SW(Switching) 상태를 변경해야 하는데, 이 SW 상태를 변경하기 위해 각 단상 인버터의 기준 전압을 변경하는 방법을 사용하였다.

3.3 기준 전압 크기와 위상 변경 방법

다른 논문에서와 같이 단상 인버터의 순시 전력을 추정하여 기준 전압 크기를 제어하는 방법은 전력을 추정하는 방법의 어려움과 각 단상 인버터에서 낼 수 있는 기준 전압의 크기가 한정되어 DC-Link 불평형을 제어할 만큼의 여유 전압이 없을 시 효과를 얻기 어렵다. 그래서 단상 인버터 기준 전압 크기와 위상을 변경하는 방법을 고안하였다. 그림 3은 알고리즘 블록도 이다. 그림 3의 제어 블록 입력은 단상 인버터의 DC-Link 전압 지령치와 실측치의 차이 값이며, 이 차이 값을 이용한 PI 제어기의 결과 값은 ΔA_n (위상 천이값)이며 단상 인버터의 위상을 변경한다. 그림 3의 아래 블록은 기준

전압의 크기를 변경하는 PI 제어기 블록이며, 이 블록은 위상 천이 값이 설정한 리미트 값을 넘게 되면 동작하게 된다. 이 제어기는 DC-Link 에러 값을 입력으로 하여 전압 레퍼런스 전압 변동분(ΔV_{n_ref})을 만들어 낸다. 결과적으로 DC-Link 전압 차가 클 때 단상 인버터의 기준 전압의 크기 및 위상을 변화시킨다. 그림 3의 위상 천이 제어기에 리미트를 둔 이유는 위상 천이 각이 일정 값 이상이 되면 STATCOM 출력 전압의 THD가 나빠지기 때문에 리미트($\pm \frac{\pi}{n}$)를 두었다. (n =상별 직렬 연결 단상 인버터 수, π =삼각과 캐리어 위상)

그림 4는 기준 전압의 크기와 위상을 변경하는 방법의 페이지서도이다. 무효전류 보상을 위한 기준전압 레퍼런스는 무효전류와 90°의 위상 차이가 발생한다. 무효전류 성분을 d축 좌표에 위치시키면 q축 위에 기준전압이 만들어진다. 그러나 그림에서처럼 같은 레퍼런스를 개별 단상 인버터에 인가하더라도 PWM 방법에 따라 실제 출력 전압의 위치는 A, B와 같이 나타날 수 있다. A와 B는 유효전력 성분 차로 인하여 개별 인버터에 DC-Link 전압 불평형이 발생한다. 이 불평형을 개선하기 위해 그림 4의 원에 해당하는 기준 전압의 최대치를 벗어나지 않는 범위 내에서 기준 전압의 크기에 추가 전압 레퍼런스 양(ΔV_{ref})을 가/감하고 설정된 위상 천이 각($-\theta_{lim}, \theta_{lim}$) 이내에서 기준 전압의 위상을 변경한다. DC-Link 전압 차에 의한 위상 천이 각 보상 방법은 V_{dc_link} 값이 $V_{dc_link}^*$ 보다 클 때는 개별 단상 인버터 전압 레퍼런스($V_{n_ref}^*$)를 왼쪽으로 갈 수 있도록 위상 천이 각을 - 값으로 더해주며, 값이 보다 작을 때는 개별 단상 인버터 전압 레퍼런스($V_{n_ref}^*$)를 오른쪽으로 이동 할 수 있도록 위상 천이 각을 +값으로 더해주어 전압과 전류의 역률각을 제어한다.

A의경우 DC-Link 지령치 보다 실측치가 큰 경우에 해당하며, 추가 전압 레퍼런스는 더해주고 위상 천이 각은 ΔA_A 방향으로 이동시킨다. B의경우는 DC-Link 지령치가 실측치보다 작을 경우로 추가 전압 레퍼런스는 빼주고 위상 천이는 ΔA_B 방향으로 이동시켜 DC-Link 전압 불평형을 개선한다.




Fig. 3 Block diagram using magnitude and angle

Table 1 The system parameters

Parameters	Value
Rated capacity	1000[kVA]
Rated voltage	6600[V]
Rated Current	88[A]
Boost reactor	12[mH], (< 6% Z PU)

Table 2 The parameters of full bridge inverter

Single Phase Inverter	Value
Rated capacity	55[kVA]
Capacitor	6800[uF]
DC-Link Voltage	1200[V]

- $\theta_{lim_n}, \theta_{lim_n}$: A와 B의 위상 천이각 리미트
- ΔV_{ref_n} : A와 B의 전압 레퍼런스 변동량
- ΔA_n : A와 B의 위상 천이값
- $V_{n_ref}^*$: 기준 전압 레퍼런스
- ϕ_A, ϕ_B : A와 B의 역률

3.4 DC-Link 불평형 시뮬레이션

DC-Link 전압 제어 알고리즘의 타당성을 검증하기 위해 시뮬레이션을 하였다. 시뮬레이션의 조건은 표 1, 표 2와 같다.

3.4.1 DC-Link 불평형 제어를 하지 않았을 경우

그림 5(a)는 부하 측 무효분 전류 (iLde)와 STATCOM에서 보상하는 무효분 전류(iCde)에 대한 파




Fig. 4 Phasor diagram using magnitude and angle

형이다. 부하 측의 무효분 전류를 STATCOM에서 적절하게 보상하고 있음을 나타낸다. 무효분 전류를 보상할 때 개별 단상 인버터의 DC-Link 전압에 대한 파형은 그림 5(b)이다.

파형에서 보는것과같이 직렬 연결된 단상 인버터들이 제어를 하지 않으면 일부 단상 인버터들은 양의 값으로 발산, 일부 단상 인버터들은 음의 값으로 발산한다.

3.4.2 DC-Link 불평형 제어를 할 경우

그림 6은 불평형 제어 방법을 이용할 때, 직렬 연결된 단상 인버터의 DC-Link 전압 파형이다. 초기에는 DC-Link 불평형 제어를 하지 않았다. 그림 6에서 보이는 가로축(시간축)에서 0.2초 이후에 제어를 시작했다. 이 때 발산하는 전압들이 수렴하는 것을 확인할 수 있으며, 이 때 부하의 무효전류 보상 여부를 확인하면, 제어를 시작하는 과도 상태에서 전류가 흔들림을 갖다가 무효 전류를 정상적으로 보상하는 것을 확인하였다. 즉, 정상 상태에서 DC-Link 불평형 제어가 STATCOM의 주목적인 무효전력 보상 성능에 영향을 미치지 않는다.


4. 시스템 시뮬레이션

4절은 STATCOM 전체 시스템에 대한 시뮬레이션이다. 출력 용량은 1000[KVA]이며 출력 전압은 6600[V]으로 상당 단상 인버터를 6개 직렬 연결하는 구조로 구성하였다. 개별 단상 인버터의 상전압 635[V], 선간 전압 1100[V]이다. 스위칭 방법으로 Phase Shifted PWM 방법을 사용하였으며 자세한 내용은 표 3과 같다.


Table 3 The Parameters of System simulation

Parameters	Value
Rated capacity	1000[KVA]
Rated voltage	6600[V]
Rated current	87.5[Arms]
Load current	Rated current *90%
Reactor	12[mH], 6%
Capacitor(Cell)	6800[uF]
DC-Link voltage	1200[V]
Control period	1[msec]
Series connected inverter	6


STATCOM의 시뮬레이션은 PSIM을 이용하였다. 부하의 무효전류는 시스템 정격 전류의 90%로 시뮬레이션 하였다. 그림 7은 시뮬레이션 결과 파형이다. 그림 7(a) 파형은 입력 전원 R, S, T와 인버터 출력 전압 U 상의 전압 파형이다. 출력 전압은 정현파에 가까운 파형을 만들고 있으며, 입력 전압과 STATCOM의 출력 전압은 동상을 유지 하는 것을 확인할 수 있다. 그림 7(b)는 출력 상전압과 부하 상전류에 대한 파형이며 출력 상전압과 인버터 출력 전류는 90° 위상 차이가 나는 것을 확인할 수 있으며 이는 부하에 흐르는 무효전류를 모두 STATCOM에서 보상했다는 것을 증명한다. 마지막 그림 7(c)는 입력 상전압과 입력 상전류에 해당하는 것으로 입력단 쪽에는 부하에 의한 전류가 흐르지 않음을 확인할 수 있다.



(a) Reactive current reference and real current




(a) Reactive current reference and real current



(b) DC-Link voltage of a series connected inverter

Fig. 5 DC-Link voltages without dc-link control



(b) DC-Link voltage of a series connected inverter

Fig. 6 DC-Link voltages with dc-link control

5. 결 론


전력 품질 개선을 위하여 계통을 안정화하고 공급 전압을 일정하게 유지할 목적으로 고압 대용량 시스템에 저압 단상 인버터를 이용한 멀티레벨 타입의 STATCOM을 적용하였다. STATCOM의 출력 전압을 제어하기 위해 Phase Shift PWM을 사용하였으며 이 때문에 개별 단상 인버터간 DC-Link 전압 불평형이 발생한다. 이 불평형을 개선하는 방법으로 기준 전압 레퍼런스의 크기와 위상을 변경하는 방법을 사용하였고 시뮬레이션 통하여 검증하였다. 기존의 유효전력을 이용하여 기준 전압 크기를 변경하는 방법 또는 스위칭 패턴

을 이용하는 방법에 비하여 추가의 하드웨어 없이 보조 제어기에 알고리즘을 추가 적용하는 방법으로 구현이 쉬우며, 단상 인버터가 개별 동작을 하므로 고장에 대한 추가 동작에도 유리하다.


결론적으로 본 논문은 STATCOM에 Cascaded H-Bridge 토폴로지를 적용함으로써 발생하는 DC-Link 전압 불평형을 개선하였고 STATCOM 성능에 영향을 미치지 않으면서 멀티레벨 인버터의 이점(전압 증가, 용량 증대의 용이성 및 출력 전압 THD 감소 등)을 얻게 하였다. 추가로 미니어처 시스템에 적용할 예정에 있으며 현재 시스템 제작 중이다.

References


- [1] Fang Z. Peng and Jin Wang, "A Universal STATCOM with Delta-Connected Cascaded Multilevel Inverter," *IEEE Power Electronics Specialists Conf (PESC'04)*, Vol. 5, pp. 3529-3533, 2004.
- [2] Zhao Liu, Bangyin Liu, Shan Duan and Yong Kang, "A Novel DC Capacitor Voltage Balance Control Method for Cascade Multilevel STATCOM," *IEEE Transactions on Power Electronics*, Vol. 27, pp. 14-27, 2012.
- [3] Zhao liu, Shi Yan-jun, Duan Shan-xu, Kang yong and Chen Tian-jin, "The Reserch of DC Capacitance Voltage Balancing Strategy Based of Cascaded STATCON Using Individual Phase Instatneous Current Tracking," *Power Electronics and Motion Control Conf(IPEMC '09)*, pp. 1136-1140, 2009.
- [4] Kansuke Fujii and Ri W. De Doncker, "A Novel DC-link voltage Control of PWM-Switched Cascaded cell Multi-Level Inverter Applied to STATCOM," *Industry Application Conf(IAS'2005)*, Vol. 2, pp. 961-967, 2005.
- [5] D. soto. "A DC link capacitor voltages control strategy for a PWM cascaded STATCOM," *IEEE Power Electronics Specialists Conf(PESC'05)*, pp. 2251-2256, 2005.
- [6] Ying Cheng, Mariesa L. Crow, Steve Pekarek and Stan Atcitty, "A Comparison of Diode-Clamped and Cascaded Multilevel Converters for a STATCOM with Enegy Storage," *IEEE Transation on Industrial Electronics*, Vol. 53, No. 5, pp. 1512-1521, 2006.
- [7] F.Z.Peng, J.W McKeever, and D.J Adams, "Cascaded Multilevel Inverters for utility Applications," *International Conf(IECON'97)*, Vol. 2, pp. 437-441, 1997.
- [8] Quiang song, Wenhua Liu, Zhichang Yuan, Wenhui and Yuanhua Chen, "DC Voltage Balancing Techique Using Multi-Pulse Optimal PWM for cascaded H-Bridge Inverters Based STATCOM," *IEEE Power Electronics Specialists Conf(PESC'04)*, Vol. 6, pp. 4768-4772, 2004.
- [9] Yiqiao Liang and C.O Nwankpa, "A New Type of



(a) Source and STATCOM output voltage



(b) STATCOM output voltage and current



(c) Source voltage and current

Fig. 7 90% leading load

STATCOM Based on Cascading Voltage-Source Inverters with Phase-Shifted Unipolar SPWM," *IEEE Transaction on Industry Applications*, Vol. 35, pp. 1118-1123, 1999.

- [10] Fang Z.Peng, "A Universal STATCOM with Delta-Connected Cascaded Multilevel Inverter," *IEEE Power Electronics Specialists Conf(PESC'04)*, Vol. 5, pp. 3529-3533, 2004.
- [11] Hirofumi Akagi, Shingenori Inoue and Tsurugi Yoshii, "Control and Performance of a Transformerless Cascaded PWM STATCOM With Star Configuration," *IEEE Transactoin on Industry Applications*, Vol. 43, No. 4, pp. 1041-1049, 2007.



김효진(金效陳)

1980년 2월 8일생. 2002년 광운대 전기공학과 졸업. 2004년 동 대학원 졸업(석사). 2010년~현재 동 대학원 박사과정.



정승기(鄭勝基)

1960년 3월 26일생. 1982년 서울대 공대 전기공학과 졸업. 1984년 동 대학원 졸업(석사). 1988년 동 대학원 졸업(공박). 1987년~현재 광운대 전기공학과 교수.