한국통신학회논문지 (The Journal of Korean Institute of Communications and Information Sciences)

한국통신학회 (The Korean Institute of Commucations and Information Sciences)
권호 표지
DOI QR코드

DOI QR Code

0.18㎛ CMOS 3.1Gb/s VCSEL Driver 코아 칩 설계

Design of Core Chip for 3.1Gb/s VCSEL Driver in 0.18㎛ CMOS

  • 양충열 (한국전자통신연구원 광인터넷연구부, 광액세스연구팀) ;
  • 이상수 (한국전자통신연구원 광인터넷연구부, 광액세스연구팀)
  • 투고 : 2012.10.26
  • 심사 : 2013.01.02
  • 발행 : 2013.01.31
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 $0.18{\mu}m$ CMOS 공정 기술을 이용하여 광트랜시버에 사용된 1550 nm 고속 VCSEL을 구동하는 드라이버 회로를 제안한다. 3.1Gb/s 데이터 속도에서 기존 구조에 비하여 향상된 대역폭, 이득 및 아이 다이어그램을 확인하였다. 본 논문에서는 다중채널 어레이 집적모듈을 갖는 광트랜시버에 응용하기 위한 3.1Gb/s VCSEL 드라이버의 설계 및 레이아웃을 확인한다.

We propose a novel driver circuit design using $0.18{\mu}m$ CMOS process technology that drives a 1550 nm high-speed VCSEL used in optical transceiver. We report a distinct improvement in bandwidth, voltage gain and eye diagram at 3.1Gb/s data rate in comparison with existing topology. In this paper, the design and layout of a 3.1Gb/s VCSEL driver for optical transceiver having arrayed multi-channel of integrating module is confirmed.

키워드

참고문헌

  1. J. P. Thibodeau, C. Murray, and D. V. Plant, "A 24 mW 2.5Gb/s VCSEL driver in 0.18 $\mu m$ CMOS," in Proc. IEEE 2004 Digest of the LEOS Summer Topic Meetings, pp. 61-62, Jun. 2004.
  2. Patent US6272160, "HIGH-SPEED CMOS DRIVER FOR VERTICAL CAVITY SURFACE EMITTING LASERS," 7 Aug. 2001.
  3. A. T. Phan, "Low power 4${\times}$5-Gb/s VCSEL driver array in 0.13 $\mu m$ CMOS," in Proc. The IEEE Int. Conf. on Electron., Circ., and Syst. (ICECS), pp. 816-819, Dec. 2009.
  4. W. S Oh, K. Y. Park, and S. Y. Lee "A 4 CH 10Gb/s CMOS VCSEL driver array with adaptive optical power control," in proc. Int. Conf. on Adv. Commun. Technol. (ICACT), pp. 826-829, Feb. 2010.
  5. Heungjun, Park, CMOS Anaolg Integrated Circuit (1), Sigmapress, pp.391-403, 2010. (박흥준, CMOS 아날로그집적회로(상), 시그마프레스, pp.391-403, 2010.)