

열처리 조건에 따른 3C-SiC 박막을 이용한 그래핀 합성

김강산 · 정귀상*

Synthesis of Graphene Using 3C-SiC Thin Films with Thermal Annealing Conditions

Kang-San Kim and Gwiy-Sang Chung*

Abstract

This paper describes the synthesis and characterization of graphene by RTA process. Amorphous 3C-SiC were deposited using APCVD for carbon source and Ni layer were employed for transition layer. Various parameters of the ramping speed, the annealing time and the cooling speed are evaluated for the optimized combination allowed for the reproducible fabrication of graphene using 3C-SiC thin film. For analysis of crystalline Raman spectra was employed. Transferred graphene shows a high IG/ID ratio of 2.73. SEM and TEM images show the optical transparency and 6 carbon network, respectively. Au electrode deposited on the transferred graphene shows linear I-V curve and its resistance is 358 Ω .

Keywords : Graphene, Amorphous SiC, Ni/SiC, Annealing

1. 서론

그래핀은 탄소원자들이 2차원 판상 구조에 육각형의 기본 형태로 배열되어 있는 원자 한 층의 나노재료로서, 우수한 역학적 강도와 화학적, 열적 안정성 및 뛰어난 전기 전도성 성질로 인하여 CNT를 대체할 물질로 다양한 분야에서 주목을 받고 있다[1].

그래핀의 산업적 응용을 위해서는 대면적의 그래핀을 합성하는 것이 중요한 과제로 물리·화학적 박리, 열화학증기증착법, 플라즈마 CVD, 화학적 합성법, SiC의 열분해 등과 같은 방법이 연구되고 있다[2]. 물리적 박리의 경우에 고품질의 그래핀을 얻을 수 있지만, 형상의 제어가 매우 어렵고 화학적 박리법 및 산화환원의 환원법 등은 대량의 그래핀을 얻을 수는 있으나, 처리 도중에서 생기는 구조적 결함 등으로 인해 결정성이 떨어지는 단점이 있다. CVD의 경우, 다른 그래핀에 비해 순도가 높고 원하는 크기의 그래핀을 만들 수 있지만, 제조되는 그래핀의 양이 매우 적다는 것이 문제로 지적되고 있다[3].

SiC를 열분해 하여 Si를 기화시키고 C의 재결합을 통해 SiC 표면에 그래핀을 형성시키는 방법은 그래핀/SiC 구조가 반도체 공정 적용이 용이하고 전자소재 응용이 쉽기 때문에 그래핀 합성의 대안으로 떠오르고 있다. 그러나, SiC의 열분해는 SiC의 표면 평탄도와 기

공의 형성에 의해 그래핀의 크기가 30-200 nm로 작은 것과 1500°C 이상의 고온, 1×10^{-8} Pa의 초저압이 요구되는 단점이 있다.

이러한 고온과 초저압의 공정 조건을 극복하기 위해 Ni/SiC 구조를 이용하여 그래핀을 합성하는 연구가 주목 받고 있다. 열처리 과정에서 SiC는 Si와 C로 분리되어 Ni 층에 흡수된다. 냉각과정에서 Si는 Ni와 결합하여 니켈실리사이드를 형성하고, C는 Ni 표면으로 확산되어 그래핀을 형성하게 되는데, 이러한 구조는 Ni 식각을 통해 그래핀을 다른 기판으로 전사시키기 용이한 장점을 가진다[3]. 박막 3C와 벌크 4H-, 6H-SiC를 기반으로 제작된 그래핀의 특성은 큰 차이를 보이지 않기 때문에, 상대적으로 제작이 쉽고 저비용의 공정이 가능한 3C-SiC가 그래핀 형성에 적합하다[4].

따라서, 본 연구에서는 기존의 SiC에 비해 형성온도가 낮고 결정성의 제어가 쉬운 3C-SiC에 200 nm의 Ni 층을 증착하여 열처리 공정에 따른 그래핀 형성과 특성을 분석하였다.

2. 실험

본 연구에서는 열산화막 기판에 APCVD를 통해 1000°C에서 비정질 3C-SiC를 이중결정성장하였다[5,6]. 증착시간은 10분이었고, 증착 두께는 약 100 nm였다. 비정질 SiC가 증착된 샘플은 스퍼터링을 통해 Ni을 약 200 nm 증착하였고, RTA (rapid thermal annealing) 장치를 통해 열처리를 수행했다.

울산대학교 전기공학부(School of Electrical Eng., University of Ulsan)
*Corresponding author: gschung@ulsan.ac.kr
(Received: Jun. 8, 2012, Revised: Aug. 20, 2012, Accepted: Sep. 5, 2012)

Fig. 1은 열처리 프로파일을 나타낸 것으로 열처리 온도는 1150°C로 고정했다. 승온 속도, 열처리 시간, 냉각 속도의 세가지 변수로 실험을 진행하였으며 초기에 Ni 표면에 있는 습기를 제거하기 위해 100°C까지 10°C/s로 온도를 인가하였고, 이후 15-35°C/s의 속도로 승온하였다. 높은 승온 속도에서는 실제 온도가 승온 속도를 따라가지 못해 과승온(over shooting)이 발생했으며 수치는 약 70-100°C였다. 99.9999% Ar을 실험 초기부터 냉각이 완료되는 시점까지 주입되었다. 초기진공은 7 mTorr였고, 열처리 공정중의 진공은 1.3 Torr로 유지했으며 Ar의 유량은 200 sccm 였다.

열처리 조건에 따라 라만 스펙트럼으로 그래핀의 특성을 분석했으며 전사된 그래핀의 특성은 SEM (scanning electron microscope)과 TEM (tunneling electron microscope) 으로 평가하였다. 또한, 전기적 특성은 전사된 그래핀에 Au 전극을 형성하여 Keithly probe station을 이용하여 평가하였다.




Fig. 1. Temperature profiles for formation of graphene.

3. 결과 및 고찰

Fig. 2는 승온속도에 따른 라만 스펙트라를 나타낸 것이다. 승온 속도의 증가에 따라 그래핀의 결정성을 나타내는 G 피크가 증가하는 것을 확인하였으며 35°C/s 이상의 승온속도에서는 과승온에 의한 박막의 벗겨짐이 크게 발생했다. 결정성대 결함 비율인 IG/ID는 35°C/s에서 1.01로 가장 크게 나타났고, 35°C/s와 25°C/s에서는 유사한 크기의 2D 피크가 나타났다.




Fig. 2. Variations of Raman spectra with ramping speeds.

Fig. 3은 열처리 시간에 따른 라만 스펙트라를 나타낸 것이다. 1, 3분간 열처리된 샘플에서 높은 G 피크가 나타났으며 IG/ID의 비율은 각각, 4.0, 3.4로 그래핀의 결정성이 크게 나타났다. 그러나, 5분간 열처리된 샘플에서는 결함과 관련된 D 피크가 급격히 증가함을 알 수 있는데, 이것은 열처리 시간의 증가에 따라 SiO₂의 분해 및 표면 확산으로 인해 그래핀 표면에 O가 증가하여 결함으로 작용한 것으로 보인다[7].




Fig. 3. Variations of Raman spectra with annealing times.

Fig. 4는 냉각속도에 따른 라만 스펙트라를 나타낸 것이다. 냉각 속도는 각각 30°C/s, 50°C/s, 70°C/s로 제어되었으며 30°C/s에서는 0.54의 가장 낮은 IG/ID의 비율이 나타났다. 냉각 속도가 증가함에 따라 IG/ID의 비율은 50°C/s에서 1.03, 70°C/s에서 1.02로 나타났다. IG/ID의 비율의 차이는 냉각속도 50, 70°C/s에서 큰 차이를 보이지 않았으나, 두께와 관련된 2D 피크에서는 큰 차이를 보였다. 특히, 냉각속도 50°C/s에서는 매우 높은 2D 피크를 나타내었는데, G 피크에 비해 약 3배정도 높은 피크를 보여 수층의 그래핀이 성장됨을 알 수 있다. 냉각속도 70°C/s에서도 G 피크에 비해 약 2배정도 높은 2D 피크를 보였으나, 급격한 온도변화에 의한 Ni의 박리가 발생하여 50°C/s가 최적의 냉각 조건으로 판단된다.

최적의 열처리 조건인 승온속도 : 35°C/s, 열처리시간 : 1분, 냉각속도 : 50°C/s에서 그래핀을 합성해서 전자소재 응용을 위해 Ni 층을 식각하여 전사하였다. Ni 층은 49%의 HF 수용액에서 약 10분간 에칭을 통해 제거했으며 HF 표면에 있는 그래핀 층을 초순수 용액으로 이동한 후, Si 및 SiO₂ 기판으로 전사하였다[7]. 전사된 그래핀에 약 70°C의 온도를 인가하여 표면의 습기를 완전히 제거하였다.

Fig. 5는 SiO₂ 기판으로 전사된 그래핀의 라만 스펙트라를 나타낸 것이다. 이때 IG/ID는 약 2.73으로 나타났다. 이 수치는 GO (graphene oxide) 및 RGO (reduced graphene oxide)에 의해 형성된 0.77 및 1.10에 비해 높은 수치이다[8]. 라만의 측정 위치에 따라 2D 피크의 강도가 변했기 때문에 그래핀의 층수는 위치별로 차이가 있는 것으로 판단되나 D와 G 피크는 큰 차이를 보이지 않았다.




Fig. 4. Variations of Raman spectra with cooling speeds.




Fig. 5. Raman spectra of transferred graphene.

Fig. 6(a)와 (b)는 Si 기판위에 Al로 제조한 IDT (inter digital transducer)와 열산화막 Si 기판위에 각각 전사된 그래핀의 SEM과 TEM 이미지를 나타낸 것이다. Fig. 6(a)는 그래핀 아래쪽의 IDT가 투과되어 보이는 것으로 볼 때, 광투과 특성을 지니며 수층의 그래핀에서 주로 발견되는 그래핀이 접히는 Folding 현상이 나타났다[8]. Fig. 6(b)의 TEM 이미지에서는 6개의 탄소원자가 결합되어 있는 것을 확인 했으나, 부분적으로 비대칭인 특성이 보이기 때문에 탄소원자 내부의 strain 및 disorder가 큰 것으로 사료된다. 이것은 Ni 에칭에 사용된 고농도 HF에 의한 것으로 판단된다.




Fig. 6. (a) SEM and (b) TEM images of transferred graphene.

Fig. 7은 그래핀의 전기적 특성을 평가하기 위해 열산화막을 갖는 Si 기판에 그래핀을 전사하고 표면에 Au 전극을 증착한 SEM 이미지와 I-V 곡선을 나타낸 것이다. 인가전압 -10~10 V 범위에서 선형적인 전류특성을 보였으며 저항은 약 358 Ω으로 나타났다. 이것은 화학적 합성법에 의해 제작된 그래핀의 수 KΩ에 비해 낮은 수치이며, 화학기상증착법으로 제작된 그래핀과 유사한 수치이다[8].




Fig. 7. SEM image of Au electrode deposited on the transferred graphene and I-V curve.

4. 결 론

본 연구에서는 Ni 층과 비정질 SiC를 이용하여 기존의 SiC 표면에 그래핀을 형성하는 방법에 비해 상대적으로 낮은 온도에서 그래핀을 형성하였다. 승온 속도, 열처리 시간, 냉각 속도에 따른 특성을 분석하였으며 최적의 열처리 조건은 각각 35 °C/s, 1분, 50 °C/s였다. 제작된 그래핀은 Ni 층의 식각을 통해 SiO₂ 및 Al IDT 기판에 전사했으며 I-V 곡선에서 저항은 358 Ω으로 측정되었다. 광투과 특성을 지니고 6개의 탄소가 결합되었음이 확인되었지만, 열처리된 샘플의 면적에 비해 작은 그래핀이 형성되어 전사공정에 대한 추가적인 연구가 요구된다.

따라서, 본 연구에서 합성한 그래핀은 GO 및 RGO에 비해 2.73의 높은 I_G/I_D 비율을 가지며 SiC의 열처리에 비해 공정이 간단하고 전사가 쉬워 향후, 플렉시블 전자소자, 에너지 변환 및 축적, 디스플레이, 센서에 응용이 가능할 것으로 기대된다.

감사의 글

이 연구는 2012년도 한국연구재단의 지역혁신인력양성사업, 산학협동재단의 산학협력사업 그리고 중소기업청의 산학연공동기술개발 사업으로 수행되었습니다.

REFERENCES

- [1] A. K. Geim and K. S. Novoselov, "The rise of graphene", *Nat. Mater.*, Vol. 6, pp. 183-191, 2007.
- [2] H. G. Moon and J. H. Chang, "Syntheses and characterizations of functionalized graphenes and reduced graphene oxide", *Polymer*, Vol. 35, pp. 265-271, 2011.
- [3] J. Hofrichter, B. N. Szafrank, M. Otto, T. J. Echtermeyer, M. Baus, A. Majerus, V. Geringer, M. Ramsteiner, and H. Kurz, "Synthesis of graphene on silicon dioxide by a solid carbon source", *Nano Lett.*, Vol. 10, pp. 36-42, 2010.
- [4] Z. Y. Juanga, C. Y. Wu, C. W. Lo, W. Y. Chen, C. F. Huang, J. C. Hwang, F. R. Chen, K. C. Leou, and C. H. Tsai, "Synthesis of graphene on silicon carbide substrates at low temperature", *CARBON*, Vol. 47, pp. 2026-2031, 2009.
- [5] G. S. Chung, K. S. Kim, and J. H. Jeong, "Growth of polycrystalline 3C-SiC thin films for M/NEMS applications by CVD", *J. Kor. Sensors Soc.*, Vol. 16, No. 2, pp. 85-90, 2007.
- [6] G. S. Chung, J. H. Ahn, "Fabrication and characteristics of polycrystalline 3C-SiC Schottky diodes for high temperature chemical sensors", *J. Kor. Sensors Soc.*, Vol. 17, No. 6, pp. 414-417, 2008.
- [7] S. Thiele, A. Reina, P. Healey, J. Kedzierski, P. Wyatt, P. Hsu, C. Keast, J. Schaefer, and J. Kong, "Engineering polycrystalline Ni films to improve thickness uniformity of the chemical-vapor-deposition-grown graphene films", *Nano tech.*, Vol. 21, pp. 015601(1)-015601(8), 2010.
- [8] X. Li, Y. Zhu, W. Cai, M. Borysiak, B. Han, D. Chen, R. D. Piner, L. Colombo, and R. S. Ruoff, "Transfer of large-area graphene films for high-performance transparent conductive electrodes", *Nano Lett.*, Vol. 9, pp. 4359-4363, 2009.



김 강 산 (Kang-San Kim)

- 2012년 3월 울산대학교 전기공학부 박사 과정 졸업
- 현재 울산대학교 전기공학부 BK연구원
- 주관심분야 : Sensor, Graphene, SiC-MEMS



정 귀 상 (Gwi-Sang Chung)

- 1992년 3월 TUT(공학박사)
- 2004년 2월 UC Berkeley 연구교수
- 2009년 8월 Stanford Univ. 방문교수
- 현재 울산대학교 전기공학부 교수
- 주관심분야 : Wireless Sensor Nodes, Energy Harvesting, Graphene