

EDLC를 위한 성능시험용 충방전기 개발

(Development of Charger/Discharger to Test Performance for EDLC)

김금수* · 문종현 · 조현철 · 김동희**

(Geum-Soo Kim · Jong-Hyun Moon · Hyun-Cheol Cho · Dong-Hee Kim)

Abstract

With the increase of consumption of new renewable energy, the use of Electric Double Layer Capacitor(EDLC) is being gradually widened as the next generation energy storage device. In order to expand the market of EDLC which is recently receiving a lot of attraction as a new promising area, development of a charge/discharge cycle tester to measure and test performance, is essential. Therefore, this research designed a circuit to measure capacity and internal resistance and a circuit to measure voltage maintenance properties, based on EDLC's basic charging/discharging properties so it is able to measure the state of charge and discharge at high speed. When evaluating performance characteristics, the 5[V]/100[A] prototype-EDLC charge/discharge testing system developed for this research showed $\pm 0.1\%$ of accuracy of voltage and current measurement. It was also proved that the developed charge/discharge testing system for EDLC can be applied to the actual industry, when testing the entire system using a program produced for data monitoring and acquisition.

Key Words : EDLC, High Speed Measurement, Charge/Discharge Cycle Tester, Data Acquisition Program

1. 서 론

초고용량의 커패시터를 흔히 울트라 커패시터 혹은 슈퍼커패시터라 칭하며, 상용화되어 주로 사용되는 초고용량의 커패시터를 전기이중층 커패시터(EDLC: Electric Double-Layer Capacitor)라고 한다. 단시간

에 순시첨두전력이 뛰어나 가전제품의 백업 전원 및 고출력 보조전원으로 활용되고 있다. 특히 이차전지와는 달리 이온이 전극 속으로 들어가지 않고 계면에서 대전만 하기 때문에 충·방전 속도가 빨라 순간적으로 대전류 충전이 가능한 장점이 있다. 용량 또한 통상의 커패시터와는 비교할 수 없을 정도로 커서 장시간 대기전력을 공급하기에 적합하다. 또한 반복 사용에 따른 열화현상이 없어 사이클 수명에 제한이 없고, 독성물질도 포함하지 않는 환경친화형 제품이라 배터리의 대체 및 보완으로써 UPS(Uninterruptible Power Supply), EV(Electric Vehicle), 신재생 에너지의 전력저장용 등으로 그 영역이 날로 넓어지고 있어

* 주저자 : 영남대학교 대학원 박사과정
** 교신저자 : 영남대학교 전기공학과 교수
Tel : 053-801-4085, Fax : 053-801-4080
E-mail : kgs@nuritec.co.kr
접수일자 : 2011년 11월 29일
1차심사 : 2011년 11월 12일, 2차심사 : 2012년 3월 31일
3차심사 : 2012년 5월 16일
심사완료 : 2012년 6월 26일

산업계의 새로운 유망 분야로서 시장의 창출이 기대된다[1]. 이처럼 근래들어 EDLC의 이용 영역이 날로 확대되고 있어 이에 따른 품질의 중요성 또한 높아지고 있으므로, EDLC의 충전과 방전을 반복하여 전압, 전류, 용량 등의 성능을 측정하여 시험할 수 있는 충·방전 순환 시험기가 필수적이라고 할 수 있다[2].

하지만 EDLC는 구조적으로 충전전압이 없는 상태에서는 과대한 전류를 흡입하여 SMPS의 부하를 단락시킨 것과 같은 현상이 일어나고, 이차전지와 다르게 충전전압이 적정 수준에 도달한 후에도 계속하여 전류를 공급하는 정전압충전을 실시하지 않으면 만충전을 시킬 수 없는 특성을 갖는다. 그러므로 충전회로는 EDLC의 충전전압이 부족할 때에는 정전류 충전으로 회로를 보호하고 전압이 적정수준에 도달하면 정전압 충전으로 만충전을 시켜야 한다. 또한 충방전 속도가 빠르므로 고속 계측이 가능해야 하며, 완전방전(0[V])이 가능하도록 하는 부가 회로를 구성해야 한다[3]. 또한 현재 국내에서는 EDLC의 특성 시험을 위한 평가 기준이 명확히 정립되지 않은 관계로, 악조건이라 할 수 있는 일본의 EV용 EDLC의 전기적 특성 시험방법(JIS-D1404:2009)을 그 평가 기준으로 하였다.

표 1. EDLC 충·방전기 개발 사양
Table 1. Spec. of EDLC Tester

Item	Range& Accuracy		Index
전압(V)	Max 5.0±0.1[%](F.S.)		
전류(A)	0~10[A]	±0.1[%]	Max. 100[A]
	10~100[A]	±1[%]	
통신방법	LAN		Status Monitoring
DAQ	100[us]		

본 연구에서는 상술한 EDLC의 특성에 부합하는 충·방전기 개발 사양을 5[V]/100[A]급의 기본 충·방전 특성을 기준으로 표 1과 같이 정하였고, 디지털 제어를 이용한 고속계측 및 완전 방전을 위한 회로구성을 통해 기존 상용 제품 보다 높은 정밀도와 안정성을 추구하였다. 연구·개발한 성능시험용 EDLC 충·방전기는 충전과 방전시의 고속계측이 가능하도록 용

량 및 내부저항 측정을 위한 회로와 전압유지특성을 측정하기 위한 회로를 설계하였고, 데이터 관측 및 수집을 위한 프로그램을 제작하였다. 시험용 충·방전기 전체시스템을 구성하여 실증 시험을 통해 개발하고자 하는 EDLC 충방전 시험 시스템 검증을 하였다.

2. EDLC의 시험방법

EDLC는 전력전달시 교류신호의 작은 증폭보다 배터리와 더욱 비슷하게 되어, 커패시터의 DC 충전 혹은 방전시간($t_{disch} \approx 1/4f_{AC}[\text{Hz}]$)의 교류 전압 기본 특성 주파수에 관련이 있다. 그래서 수초에서 수십초의 백업 제품에서는 교류신호의 대부분이 10[Hz]보다 낮은 쪽이 중요하고, HEV용과 같은 고용량의 슈퍼커패시터에서는 배터리와 같이 ESR이 매우 중요한 요소가 된다. 유도작용이 중요하지 않을 때는 그림 1과 같이 단순한 직렬 RC회로로 모델화 하여 편리하게 이용하고 있다[4].




그림 1. EDLC의 충방전 등가회로
Fig. 1. Equivalent circuit for EDLC's charge and discharge

(a)에서 전압이 0이고 내부저항이 R인 대용량 EDLC에 전원의 기전력 V를 인가하면 충전전류 I는 V/R만큼 흐를 수 있지만, 이는 전원 측면에서 보면 부하가 단락된 상태이므로 보호회로가 없으면 곧 소손된다. 한편 커패시터의 단자전압 v는 충전에 의해 흘러 들어온 전하 q에 의해 $v=q/C$ 의 비율로 상승하지만 정전용량 C가 작다면 부하가 단락된 상태로 볼 수 있어 대전류가 흐르게 되는 것이므로 극히 짧은 시간 내 충전이 끝나게 된다. 따라서 EDLC는 전압원에 의한 충전이 적당하지 않으므로 전류원 제어회로에 의한

충전이 필요하게 된다[4-5]. 본 논문에서는 EDLC의 특성을 파악하기 위해 개발한 충·방전 시험 시스템을 이용해 일본의 EV용 EDLC의 전기적 특성 시험방법 (JIS-D1404:2009)을 그 기준으로 다음과 같은 시험을 통하여 EDLC의 특성을 평가하였다.

그림 2는 EDLC의 용량 및 내부저항 시험을 위한 정전류 충·방전이 가능한 기본 회로를 보여주고 있다. 개발할 충·방전 시험장치는 커패시터의 정전류 충전, 정전압 충전 및 정전류방전이 가능하고, 커패시터 단자간 전압을 연속적으로 실시간 측정할 수 있는 장치이다. 또 커패시터의 발열과 측정에 필요한 시간을 고려하여, 충전효율은 95[%]로 하였고, 전원은 이에 상응하는 충전전류를 공급하여 정전압 충전시간을 설정한다. 더불어 방전효율에 상응하는 방전 전류를 흘리도록 하였다.




그림 2. 시험 기본회로
Fig. 2. Basic circuit for test of regular charge/discharge




그림 3. 커패시터 단자간 전압의 시간특성
Fig. 3. Time characteristic graph of terminal voltage for capacitor

EDLC 단자간 전압 시간특성은 충전을 위한 정전류 값 I_c 와 방전전류 I_d 를 산출하여 특성을 구한다. 직류 전압 측정은 샘플링 간격을 1[ms]간 이하로 측정 가능하도록 설계하고, 전압 측정분해능은 5[mV]이하로 하였으며, 더불어 데이터 매핑으로 기록 가능하도록 하였다. 그림 3은 정전류 충방전을 통한 용량 및 내부저항 측정시 커패시터단자 간 전압의 시간특성을 나타낸 것이다.

이때 용량은 에너지 환산용량 산출방법으로 구하며 식 (1)과 같이 나타낸다.

$$C = \frac{2W}{V_1^2 - V_2^2} \quad (1)$$

여기서 C : 커패시터 용량[F], V_R : 정격전압[V]
 V_1 : 산출개시전압($0.9V_R$),
 V_2 : 산출종료전압($0.7V_R$),
 W : V_1 에서 V_2 의 전압간 설정된 샘플링간격별 방전 전력량[J]

ESR(Equivalent Series Resistance), 즉 직렬 등가 내부저항은 최소 자승 내부저항 산출방법을 이용하며 식 (2)와같이 계산한다. ΔV 는 산출개시전압($0.9V_R$)에서 산출종료전압($0.7V_R$)의 전압강하특성을 최소 2승법을 이용하여 직선 근사화 해서, 이 직선의 방전개시 시간에서 전압값을 산출하였다.

$$R = \frac{\Delta V}{I_d} \quad (2)$$

여기서, R : ESR[Ω], I_d : 방전전류[A]
 ΔV : 전압하강율

3. 충·방전 시스템 설계 및 회로 제안

그림 4에 본 논문을 통해 개발한 EDLC용 충·방전 시험기의 전체 구성도를 나타내었다. PC의 입력 및 상태 표시부와 데이터 처리 및 저장용 회로부를 거쳐 DSP 제어 보드를 통해 전원 구동 모듈로써 EDLC의 충방전이 이루어지며, 정보는 다시 DSP 제어 보드로

피드백되어 PC상에 정보를 나타내게 된다.




그림 4. 전체 시스템 구성도
Fig. 4. Block diagram of total system

그림 5는 그림 4의 각 부의 세부 구성을 나타내고 있으며, 아날로그 및 디지털 제어부와 충방전 회로부, 소프트웨어부로 구성된다. EDLC용 충·방전 시스템은 배터리 충방전 시험기와 달리 보다 고속으로 충·방전 전압과 전류가 측정되어야 하므로 많은 양의 충·방전 데이터를 수집하고 PC의 분석 프로그램까지 전송해야 한다. 따라서 보다 메모리가 큰 전용의 데이터 처리 보드가 필요하며, DSP와 컨트롤 B/D와의 빠른 Data 통신이 필요하다. 또한 제어부의 DSP와 컨트롤 보드는 디지털 피드백 제어를 수행하기 위해 고속 D/A 컨버터와 A/D 컨버터로 구성하고, Fir 필터를 통

해 노이즈를 제거하며 DSP에서 피드백 제어 루프를 구성하였다.

그림 6은 각 부 구성 중 디지털 및 아날로그 보드의 내부 블록도를 나타내었다. 먼저 좌측의 디지털 보드에서 블랙핀은 FPGA의 통신 제어부로 이더넷을 통해 디지털 보드와 PC 간에 상호 정보를 주고 받고 있다. ADSP-BF533을 MCU(블랙핀 모듈)칩으로 사용하였고, 데이터를 버스 인터페이스로 경유하여 아날로그 보드에 전송하고 있다. 우측 아날로그 보드의 타이밍 제네레이터는 DAC/ADC등 아날로그 보드의 동기화를 위해 작용하고 있으며, 프로세스 카운터는 시험대상인 EDLC의 충·방전 횟수를 처리하도록 설계하였다. 그리고 외부 전력 제어부 까지는 아날로그 신호로 전달해야 하므로, 차동 라인 드라이버를 사용함으로써 전원 주변과 스위칭 노이즈 영향을 최소화시켰다.

그림 7에 제안하는 EDLC 충방전 시험 시스템의 충방전 회로부를 나타내고 있다. 전력 제어부는 100A의 대용량 전류가 유·출입하고, 커패시터는 충전과 방전이 순간적으로 이루어진다. 그러므로 순시 대전류를 제어하기 위해 단위면적당 전류밀도가 큰 전력용 BJT를 병렬로 구성하고, 완전방전(0[V])이 가능하게 하기




그림 5. EDLC 충방전 시스템 각 부 구성
Fig. 5. Block Diagram of Charge&Discharge System for EDLC




그림 6. 디지털 및 아날로그 보드 블록도
Fig. 6. Block diagram of the Digital and Analog Board




그림 7. 제안하는 EDLC 충방전 시험기 회로
Fig. 7. Proposal circuit part of Charge/Discharger for EDLC

위해 BJT의 제어전압 이상(2[V])의 전압부스터를 출력에 구성하였다. 그리고 충·방전이 연속된 구간에서 일어날 수 있게 한 회로로 충방전을 수행하도록 하였고, 10[A] 및 100[A] 범위별로 측정 정밀도 차이가 있으므로 각 각의 릴레이로 구성하였다. 충전시 a. CHG_Driver를 통해 측정 범위별로 릴레이 회로가 구성되고 CHG switch가 ON 되며, 방전시

b. DIS_Driver를 통해 릴레이 회로가 구성되며 DIS_Switch가 ON되어 동작한다. 그림 8은 시험 제작된 구동 소프트웨어의 메인화면을 나타내었다. PC기반으로 구동되며 하드웨어기반의 디지털부와 아날로그부 제어 및 결과 데이터 베이스의 관리 및 통계가 가능하다. 최대 10개의 채널까지 한 화면에 정보를 표시할 수 있도록 하였다.



그림 8. 구동 Software 메인화면
Fig. 8. Main Menu of the Software for Charge/Discharger

4 제안된 시스템의 구성 및 실험 결과

그림 9는 충방전 시스템 설계로 시험 제작된 EDLC 충방전 시험시스템의 실제 사진을 나타내었다. 크게 충방전을 위한 스위칭 기능의 트랜지스터 모듈부와 이를 구동하기 위한 충방전 드라이브부, EDLC의 전압 및 전류 상태 센싱부와 제어부로 구성된다. 그림 10에 시험 제작한 EDLC 충방전 시험기를 이용하는 실험을 위한 시스템구성을 보여 주고 있다. 2장의 EDLC 시험방법에 따른 특성평가를 위해, 시험 제작한 충방전 시스템을 이용하여 분석 및 데이터 처리를 위한 구동용 PC를 설치하였고, 과형관측 및 확인을 위한 보조 기록계(MV2000) 및 A사의 400[F] EDLC를 이용하였다.





그림 9. 시 제작된 EDLC 충방전 시스템
 Fig. 9. Proto-type of Charge/Discharge systems for EDLC



(a) EDLC 전류 실험 결과
 (a) Current test result for EDLC




그림 10. EDLC 충방전 시스템 실험
 Fig. 10. Charge/Discharge systems for EDLC



(b) EDLC 전압 실험 결과
 (b) Voltage test result for EDLC

그림 11은 시험 제작한 EDLC 충·방전 시험 시스템을 A사의 2.7[V]/400[F] EDLC를 연결 후, 2.7[V]/100[A]로 충·방전시켜 그중 10cycle의 PC상 구동 결과 화면을 나타낸 것이다. 먼저 시험 전 EDLC를 기준 온도 아래로 6시간 정도 방치하였고, 그사이 충분히 방전해두었다. 그리고 EDLC의 충전과 방전 전압과 전류를 설정하고 충·방전시의 전압전류를 실시간 기록하고 분석하도록 하였다. 그림 11 (a)는 충방전 실험 결과의 전류 파형으로, 정전류 충전후 휴지기를 가지고 방전을 실시하고, 다시 충전을 연속한 결과로, 50[A/s]로 급격하게 증가하였다가 방전시 다시 50[A/s]로 급격히 떨어짐을 알 수 있으며, 설정한



(c) EDLC 용량 실험 결과
 (c) Capacity test result for EDLC

그림 11. EDLC 충방전 시스템 실험 결과
 Fig. 11. Test result of Charge/Discharge systems for EDLC

100[A]±1[%]로 충·방전됨을 확인할 수 있다. 또한 11 (b)는 충·방전 전압 파형으로, 측정 커패시터 단자 간 전압 충·방전 특성치가 그림 3과 같이 정전압유지 특성을 확인할 수 있으며, 실험결과 ΔV 는 0.48[V] 이므로 식 (2)에 따라 ESR은 4.8[m Ω]이 됨을 알 수 있다. 11 (c)는 용량[F]을 나타낸 것으로 식 (1)에 따라 정격전압 2.7[V]/466.56[J]일 때 용량은 약 400[F]이 되며, 실험 결과 400[F]으로 충방전이 잘 이루어짐을 알 수 있다. 표 2에 실험 조건을 나타내었다.

표 2. 설정 시험 조건
Table 2. test environment

Voltage	2.7[V]	Current	100[A]
Capacity	400[F]	Cycle count	1000
Chg. Timming	24.5s	Dis. Timming	24.5s

5. 결 론

본 연구에서는 EDLC의 특성 및 성능 평가를 위한 충·방전 순환시험 시스템을 개발하였다. 다양한 EDLC의 이용에 부응하기 위한 측정 기준을 위해, 악조건이라 할 수 있는 HEV용 EDLC의 전기적 특성 시험방법(JIS-D1404 : 2009)을 기준으로 하여, 급격한 충방전 사양을 요구하는 HEV용 EDLC 단위셀의 전기적 성능 평가도 가능한 범용의 충방전 시험 시스템의 시제품을 설계하였다. EDLC의 성능 평가를 위한 충방전 특성시험을 반복하여 실시하고, 충방전 전압 및 전류 측정을 위한 고속 계측회로를 구성하였으며, 시제품의 특성시험을 통하여 실제 제품에 응용 가능성을 입증하였다.

References

- [1] Y. Cheng, J. V. Mierlo, P. Lataire, G. Maggetto, "Test Bench of Hybrid Electric Vehicle with the Super Capacitor Based Energy Storage", ISIE 2007, pp. 147-152, 4-7 June 2007/IEEE, 2007.
- [2] DEPARTMENT OF DEFENSE, "MIL - HDBK- 217E, "Reliability Prediction of Electronic Equipment", pp. 4.2-4.3., 1995.
- [3] Jong-Hwi Kim, "[Feature articles: Energy Storage technology] A new technology and application of Electro-

chemistry Condenser", KIFE, Journal of KIFE, Volume 7, pp. 13-17, 2002.

- [4] Jung-Im Lee, Jong-Hyun Lee, An-Yoel Jung, Hee-Jong Jeon, "KIFE, Summer Conference, page(s): 161-163, 2009.
- [5] Lai, J. S. Levy, S. Rose, M. F, "High Energy Density Double-Layer Capacitors for Energy Storage Applications", AES Magazine, IEEE Volume 7, Page(s):14 -19, Issue 4, April 1992.

◇ 저자소개 ◇



김금수 (金錦秀)

1961년 8월 21일생. 1984년 인천대 전자공학과 졸업. 1999년~현재(주)누리기술 대표이사. 2009년 8월 영남대학교 산업대학원 전기전자공학과 졸업(석사). 현재 영남대학교 대학원 전기공학과 박사과정.



문중현 (文鍾現)

1979년 5월 10일생. 2005년 영남대 전기공학과 졸업. 2009년 2월 영남대학교 대학원 전기공학과 졸업(석사). 현재 동대학원 전기공학과 박사과정.



조현철 (趙賢哲)

1986년 1월 24일생. 2011년 경일대학교 전기공학과 졸업. 현재 영남대학교 대학원 전기공학과 석사과정.



김동희 (金東熙)

1950년 11월 20일생. 1973년 영남대학교 전기공학과 졸업. 1987년 Kobe 대학 졸업(박사). 1987~1989년 한국전기연구원 전력전자연구부장. 2000년 9월~2001년 2월 국립 Kyushu대 교환교수. 현재 영남대학교 전기공학과 교수.