한국전자통신학회논문지 (The Journal of the Korea institute of electronic communication sciences)

한국전자통신학회 (Korea Institute of Electronic Communication Science)
권호 표지
DOI QR코드

DOI QR Code

FMCW 레이더 주파수합성기용 델타-시그마 변조기의 시뮬레이션

A Simulation of Δ-Σ Modulators for Frequency Synthesizers of FMCW Radars

  • 황인덕 (대전대학교 IT전자공학과) ;
  • 김창환 (대전대학교 IT전자공학과)
  • 투고 : 2012.06.23
  • 심사 : 2012.08.09
  • 발행 : 2012.08.31
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

1단 2차 다중 피드백 델타-시그마 변조기와 2단 2차 MASH 델타-시그마 변조기를 해석하였으며 Simulink와 Matlab을 사용한 시뮬레이션을 수행하여 동작 특성을 비교한 결과 다음과 같은 결과를 얻었다: 1) 두 델타-시그마 변조기는 군지연 왜곡을 일으키지 않는다. 2) 잡음 성형 성능은 거의 같으며 잡음 성형의 결과 전력 스펙트럼 밀도는 40 dB/dec의 기울기를 갖는다. 3) 스퓨리어스 톤은 없다. 4) 두 변조기의 입력 범위는 공통적으로 -1부터 1까지이다. 5) 2단 MASH 변조기는 출력이 2 비트(4 레벨)이어서 PLL의 주파수 분주기와 charge pump의 설계가 복잡해진다.

After a single-stage, second-order, multiple-feedback ${\Delta}-{\Sigma}$ modulator and a two-stage, second-order MASH ${\Delta}-{\Sigma}$ modulator were analyzed and simulated using Simulink and Matlab and their characteristics were compared, the following result was obtained: 1) The two ${\Delta}-{\Sigma}$ modulators do not have group delay distortion. 2) The characteristics of the noise shaping are nearly identical. As a result of the noise shaping, the power spectral densities have slope of 40 dB/dec. 3) There was no spurious tone. 4) The input range of the two modulators is from -1 to +1 in common. 5) Because the output of the two-stage MASH modulator is 2-bits (4-levels), design of frequency dividers and charge pumps of PLL are more demanding.

키워드

참고문헌

  1. M. Pichler, A. Stelzer, P. Gulden, C. Seisenberger, and M. Vossiek, "Phse-Error Measurement and Compensation in PLL Frequency Synthesizers for FMCW Sensors-I: Context and Application", IEEE Trans. Cir. Sys.-I, Vol. 54, No. 5, pp. 1006-1017, 2007. https://doi.org/10.1109/TCSI.2007.895512
  2. T. Musch, I. Rolfes, and B. Schiek, "A Highly Linear Frequency Ramp Generator Based on a Fractional Divider Phase-Locked-Loop", IEEE Trans. Instru. Meas., Vol. 48, No. 2, pp. 634-637, 1999. https://doi.org/10.1109/19.769675
  3. T. Musch, "A High Precision 24-GHz FMCW Radar Based on a Fractional-N Ramp-PLL", IEEE Trans. Instru. Meas. Vol. 52, No. 2, pp. 324-327, 2003. https://doi.org/10.1109/TIM.2003.810046
  4. J. R. Smith, Modern Communication Circuits, Boston: McGraw-Hill, 1998.
  5. J. A. Crawford, Advanced Phase-Lock Techniques, Boston : Artech House, 2008.
  6. B. de Muer, and M. Steyaert, CMOS Fractional-N Synthesizers: Design for High Spectral Purity and Monolithic Integration, Boston: Kluwer Academic Publishers, 2003.
  7. T. A. D. Riley, M. A. Copeland, and T. A. Kwasniewski, "Delta-Sigma Modulation in Fractional-N Frequency Synthesis", IEEE J. Sol. St. Cir., Vol. 28, No. 5, pp. 553-559, 1993. https://doi.org/10.1109/4.229400
  8. D. Ribner, "A comparison of Modulator Networks for High-Order Oversampled SD Analog-to-Digital Converters", IEEE Trans. on Circuits and Sys., Vol. 38, pp. 145-159, 1991. https://doi.org/10.1109/31.68293
  9. B. Miller, "A Multiple Modulator Fractional Divider", IEEE Trans. Inst. Meas., Vol. 40, No. 3, pp. 578-583, 1991. https://doi.org/10.1109/19.87022
  10. W. Rhee, B. S. Song, and A. Ali, "A 1.1-GHz CMOS fractional-N Frequency Synthesizer with a 3-b Third-Order Delta-Sigma Modulator", IEEE J. Sol. St. Cir., Vol. 35, No. 10, pp. 1453-1460, 2000. https://doi.org/10.1109/4.871322
  11. G. I. Bourdopoulos, A. Pnevmatikakis, V. Anastassopoulos, and T. L. Deliyannis, Delta-Sigma Modulators, London : Imperial College Press, 2003.
  12. 이헌택, "DDS를 이용한 주파수 합성기 설계 및 그 성능 평가에 관한 연구", 한국전자통신학회 논문지, 7권, 2호 pp. 333-339, 2012.
  13. 한건희, 장연길, 이영철, 'Dynamic Range를 고려한 K-band Front-End Module 설계", 한국전자통신학회논문지, 7권, 1호, pp. 15-19, 2012.