

특집 : 3차원 진보적 전자패키징의 공정기술과 평가

## 고속 용융 솔더 TSV 충진과 복합 충진 솔더의 제조

고영기\* · 강명석\*\* · 유세훈\* · 이창우\*,†

\*한국생산기술연구원 용접융합기술센터

\*\*과학기술연합대학원대학교

### High Speed TSV Filling Technology by using Molten Solder and Fabrication of Composite Solder as Filler Material

Young-Ki Ko\*, Myung-Suk Kang\*\*, Sehoon Yoo\* and Chang-Woo Lee\*,†

\*Advanced Welding & Joining Technology Center, Korea Institute of Industrial Technology

\*\*Department of Electronic Packaging, University of Science & Technology

†Corresponding author : cwlee@kitech.re.kr


### 1. 서 론

TSV(Through Silicon Via)는 최근 전자기기의 소형화, 다기능화, 고성능화 추세와 함께 부각되고 있다. TSV의 높은 집적도 구현 및 짧은 통전거리, 전력 효율 향상 등은 향후 전자기기 트랜드를 가장 잘 반영할 수 있는 기술이다<sup>1-2)</sup>. 따라서 많은 연구가 진행되고 있지만 생산 단가 및 신뢰성 등은 TSV를 상용화하는데 가장 큰 걸림돌이 되고 있다. 특히 공정 비용 상승의 큰 원인으로서 비아충진 공정이 포함되어 있는데 이는 일반적으로 사용되어지는 전해도금 공정의 긴 공정시간이 원인이다<sup>3-4)</sup>. 따라서 빠른 충진 시간을 갖는 충진 기술이 필요하며 빠른 충진 시간은 곧 생산성 증가로 연결되어 공정 비용을 낮추는 효과가 있다. 본 연구의 용융 솔더 충진 방법은 수초 이내의 짧은 시간내에 결합 없는 비아 충진이 가능한 방법이다. 웨이퍼 양단의 압력 차를 이용하여 용융 솔더를 충진하는 방법으로 TSV 직경의 변화가 있더라도 압력만을 제어하여 빠른 충진이 가능하다는 장점을 가지고 있다. 또한 본 연구의 또 다른 이슈로 낮은 열팽창계수를 가지는 충진소재를 연구하였다. 기존의 TSV내에 충진된 Cu는 Si과의 열팽창 계수 차이에 따라 Cu와 Si 간의 계면에 높은 Stress가 발생하게 된다. 이러한 Stress는 Cu의 Pop-up현상 및 Crack, Void 발생 등의 문제와 Si내의 Stress는 device의 성능저하를 일으키는 원인이 된다<sup>5)</sup>. 따라서 Stress의 감소를 위해서는 CTE(Coefficient of

Thermal expansion) mismatch를 줄여야 하며 그러므로 낮은 열팽창계수와 Young's modulus를 가지는 충진 소재의 개발이 필요하다. 본 연구에서 사용되어진 Sn(약 22~24ppm/°C)과 충진 소재는 열팽창계수가 Cu(약 16.5ppm/°C)에 비해 높지만 Young's modulus는 1/2이하이다<sup>6)</sup>. 그러므로 같은 팽창율에서 Cu에 비해 Stress는 낮게 된다. 따라서 Sn의 열팽창계수를 더 옥 낮추어 낮은 Stress를 갖는 충진 소재를 연구하였다. 본 연구에서는 조직 내 미세석출물의 균일 분포<sup>7-8)</sup>에 의하여 Sn의 열팽창계수를 낮추고 이에 따른 Stress를 Cu와 비교하였다.

### 2. 용융 솔더 TSV 충진




그림 1은 본 용융솔더 충진 방법의 개략도이다. Deep Reaction Ion Etching (DRIE)에 의해 직경 20, 30μm 비아를 형성하였고 Thinning 공정에 의해 200μm 두께로 웨이퍼를 Thinning하여 관통비아를 형성하였다. 전기적 절연층으로 비아벽내에 절연층(SiO<sub>2</sub>)을 형성하였고 웨이퍼와 충진 금속의 접합력 증진과 충진금속의 Si내로의 확산을 방지하기 위하여 Ti를 증착하였다. Ti층 위에는 표면 산화를 방지하고 용융 금속의 젖음성을 높이기 위하여 Au층을 증착하여 용융솔더의 충진을 용이하게 하였다. Ti 및 Au층의 두께는 각각 200nm, 100nm로 스팍터링을 이용하여 형성되었다. 비아 충진 방법은 관통비아가 형성된 웨이퍼 하부에는 용융 솔더를 접촉하고 상부에서 진공을 형성하여 웨이




**Fig. 1** Schematic illustration of via filling process with molten solder used in this study

퍼 양단의 압력차를 이용하여 용융 솔더를 비아내로 충진하였다. 충진 솔더의 소재는 Sn-3.0Ag-0.5Cu(SAC305)을 사용하였으며 용융 솔더의 온도는 300°C에서 실시하였다. 진공 압력은 비아 직경에 따라 0.06MPa ~ 0.02MPa로 실시하여 압력 조건을 최적화하였다. 충진 시간은 약 1초로 실시하였다. 최종적으로 웨이퍼 표면에 남아있는 솔더는 Thinning 공정에 의해서 제거하고 100 $\mu\text{m}$ 이하의 얇은 두께의 wafer로 제작하였다. 그림 2는 각 비아 사이즈에 따라 본 충진 방법에 의해 솔더 충진 된 비아의 단면 이미지이다. 모든 비아에서 솔더는 비아 내에 완벽하게 충진 되었다. 이미지(a)는 200 $\mu\text{m}$  직경과 650 $\mu\text{m}$  높이의 비아로서 이러한 큰 사이즈의 비아는 인터포저에 적용 할 수 있다. 또한 이미지 (b), (c)는 각각 30 $\mu\text{m}$ , 20 $\mu\text{m}$  직경의 비아로서 높이는 200 $\mu\text{m}$ 이다. 이와 같이 높은 Aspect ratio를 갖는 비아도 본 충진 방법에 의해 완벽하게 충진 되었다.

본 연구의 가장 큰 장점은 그림 3의 그래프와 같이 비아 사이즈에 관계없이 충진 시간은 오직 1초 이내에 실시된다는 것이다. 기존의 Cu 전해도금 방법은 비아 직경이 클수록 충진 시간은 증가하게 된다. 따라서 200 $\mu\text{m}$  직경의 대면적 비아의 경우 일반적으로 90시간



**Fig. 2** Cross section image of TSV filled solder. (a) Dia.:200 $\mu\text{m}$  Depth: 650 $\mu\text{m}$ , (b) Dia.:30 $\mu\text{m}$  depth:200 $\mu\text{m}$ , and (c) Dia.:20 $\mu\text{m}$  depth:200 $\mu\text{m}$



**Fig. 3** Comparison of filling time of Cu electro plating and our molten solder filling method




Fig. 4 Connection of pressure difference and via size

이상이 소요되어 비용증가의 가장 큰 원인이 된다. 하지만 본 연구는 비아사이즈와 관계없이 압력만을 제어하여 충진하는 방법이기 때문에 빠른 시간내에 다양한 사이즈의 비아에 결함없는 충진이 가능하다.

그림 4는 본 충진 방법의 주요 충진요소인 압력차와 비아사이즈 간의 관계를 나타낸 그래프이다. 비아 사이즈 즉, 비아 단면적의 넓이와 비아 충진에 사용되는 압력차의 크기는 반비례 관계가 성립되는 것을 확인하였다. 비아 직경이 작아지면 압력차는 기하급수적으로 증가하게 된다. 따라서  $10\mu\text{m}$ 이하의 비아직경에서는 진공 압 만으로는 충진이 가능한 압력차를 구현하기 어려워져 솔더를 가압하는 방법을 추가적으로 실시하여 더욱 큰 압력차를 주어 충진이 가능하게 할 것이다. 비아 직경이 크면 낮은 압력차에서도 충진이 가능하여 빠른 공정을 안정적으로 실시할 수 있다.

### 3. Thermal Cycle에 의한 TSV 변화

그림 5(a)는 열 싸이클 시험(-40~125°C) 후,  $30\mu\text{m}$  직경 비아의 충진된 솔더와 Si wafer간의 계면(interface)을 관찰한 SEM 이미지이다. 열싸이클 동안 솔더와 실리콘 웨이퍼간의 계면에서 파단이 발생되었다. 이것은 열팽창계수의 차이로 인해 계면에서의 Stress가 원인으로 판단된다. 또한 그림 5(b)는 열싸이클 이후 비아의 이미지로서 충진된 솔더가 비아 밖으로 빠져나오는 것을 관찰하였다. 이것은 충진된 솔더와 웨이퍼가 박리되었다는 것을 보여준다. 따라서 이러한 문제를 해결하기 위해서는 비아벽에 균일한 젊음층 형성이 필요하고 열팽창계수를 줄여 응력을 최소화하는 것이 필요하다.

### 4. 낮은 열팽창계수를 가지는 복합 솔더 제조

본 연구에서 솔더의 열팽창계수를 줄이기 위한 방법





Fig. 5 Cross sectional SEM images of the  $30\mu\text{m}$  via after thermal cycle test: (a) interface of via entrance at 1000cycles, (b) TSV extrusion




Fig. 6 Fabrication process of Composite Solder in this study

으로 조직내 미세 석출물의 균일한 분포를 실시하여 열팽창계수를 낮추었다. 석출물로서 Cu 나노파우더를 사용하였으며 실험방법은 그림 6과 같이 Sn 파우더( $1\sim10\mu\text{m}$ )와 Cu 나노파우더( $60\sim100\text{nm}$ )를 혼합 한 후 불밀 공정을 실시하여 Sn 파우더 표면에 Cu 나노파우더




Fig. 7 Microstructure image of composite solder

를 균일하게 embedded 하였다. 제조된 혼합 솔더는 300°C의 온도에서 melting 한 후 공냉하여 복합 솔더를 제조하였다. Cu 나노파우더의 함량은 2wt%, 5wt%이다.

그림 7은 제조된 복합 솔더의 미세조직을 관찰한 SEM 이미지이다. 그림 7(a)는 2wt% Cu가 첨가된 복합 솔더의 미세조직으로서 IMC가 전체적으로 분산되어 분포되어 있는 것을 관찰하였다. IMC 크기는 1μm 이하로 관찰되었다. 그림 7(b)의 5wt% Cu의 경우에도 전체적인 IMC 분산이 이루어 졌으나 일부 IMC가 크게 성장하여 20μm 이상으로 성장한 것을 관찰하였다. 평균 IMC 크기는 2μm 이상이었다. 본 방법에 의해 형성된 IMC는 Eutectic Zone 뿐만 아니라 전체 상(phase) 내에서 관찰되었다.

제조된 복합 솔더의 열팽창계수는 Thermal Mechanical Analysis (TMA)을 사용하여 ASTM 규격에 따라 측정하였다. 그림 8은 TMA 측정 결과이다. Sn 100%의 열팽창계수는 23.4ppm/°C로 측정되었다. Cu 2wt% 첨가된 복합 솔더의 경우 평균 17.9ppm/°C의 열팽창계수를 나타내었다. 이것은 주조 방법에 의해 제조된 2wt% Cu 첨가된 솔더 합금(약 22.0ppm/°C)과 비교하여 낮은 열팽창계수를 나타내었다. 본 방법에 의해 형성된 IMC 파티클이 매트릭스(Matrix)내 균일 분포




Fig. 8 Analysis of CTE of fabricated composite solder




Fig. 9 Comparison of the Young's modulus of TSV material

하게 됨으로서 열팽창계수가 낮아진 것으로 판단된다. 5wt% Cu가 첨가된 복합 솔더의 경우 열팽창계수가 평균 16.0ppm/°C을 나타내었다. 열팽창계수의 감소율이 낮아진 것은 조직 내 큰 사이즈의 IMC 형성이 원인인 것으로 추측된다.

열팽창계수와 함께 중요한 요인인 Young's modulus 측정을 위해 본 연구에서는 나노 인덴터 분석을 실시하였다. 그림 9는 나노 인덴터를 사용하여 측정된 Bulk Cu와 제조된 복합 솔더의 Young's modulus를 측정한 결과이다. 각 샘플에 대하여 6회의 반복적인 테스트를 진행하여 신뢰도를 높였다. 그래프의 데이터는 측정된 데이터의 평균값이다. Cu의 Young's modulus가 평균 124.7GPa을 나타낸 반면 복합 솔더의 Young's modulus는 Cu 2wt% 첨가된 복합 솔더의 경우 52.5GPa, 5wt%의 경우 평균 55.1GPa로 측정되었다. Cu의 함량이 증가하면서 복합 솔더의 Young's modulus는 증가하였지만 복합 솔더의 Young's

modulus는 Bulk Cu와 비교하여 1/2이하로 측정되었다. 따라서 본 연구에서 제조된 복합 솔더는 Cu와 유사한 열팽창계수를 가짐과 동시에 낮은 Young's modulus를 가짐에 따라 TSV내 Stress를 줄임으로서 신뢰성 향상에 큰 도움이 되리라 판단된다.

## 5. 결 론

TSV의 상용화와 신뢰성 향상을 위한 저단가 충진 기술과 낮은 열팽창계수를 가지는 복합 충진소재의 개발을 실시하였다. 본 연구에서는 다양한 사이즈의 비아를 크기에 관계없이 약 1초의 빠른 충진 시간내에 완벽한 충진을 실시하였다. 이는 생산성 향상을 이끌어 저단가 TSV의 생산이 가능하게 할 것이다. 충진 요인은 오직 웨이퍼 양단의 압력차로서 비아 직경이 작아지면 더욱 높은 압력 차를 요구하였다. 또한 비아의 신뢰성 향상을 위해 열팽창계수와 Young's modulus가 낮은 충진 소재를 제조하였다. Sn 마이크로 파우더와 Cu 나노파우더를 볼밀에 의해 혼합 후 용융시켜 제조하였다. 제조된 복합 솔더의 열팽창계수는 Cu 나노파우더의 함량이 증가하면서 낮아졌으며 5wt%에서 16ppm/°C로 측정되었다. 이것은 Cu의 열팽창계수보다도 낮은 수치이다. 열팽창계수의 감소는 조직내 형성된 IMC의 균일 분포에 의한 것으로 판단된다. 특히 Young's modulus는 Cu의 1/2이하로 측정되어 Cu와 비교하여 열적 Stress를 크게 줄여 TSV의 신뢰성을 향상 시킬 수 있을 것으로 기대된다.



- 고영기
- 1981년생
- 한국생산기술연구원 연구원
- TSV형성 및 비아충진 연구
- e-mail : yk21c@kitech.re.kr



- 강명석
- 1985년생
- 과학기술연합대학원대학교 석사과정
- 범프 형성 및 접합연구
- e-mail : mskang@kitech.re.kr

## 후 기

본 연구는 지식경제부가 지원하는 국가연구개발사업인 “협동연구사업”에 의해 수행되었습니다.

## 참 고 문 헌

1. T. Jiang, S. Luo: Proc. of 10th Electronics Packaging Technology Conferences, 2008, 373
2. B. Curran, I. Ndip, S. Guttovski, H. Reichl: Proc. of 10th Electronics Packaging Technology Conferences, 2008, 206
3. Y. Zhang, T. Richardson, S. Chung, C. Wang, B. Kim, C. Rietmann: Proc. of International Microsystems, Packaging, Assembly and Circuits Technology Conference, 2007, 219-222
4. Yole Development., 3D IC&TSV Report, Electronics Industry Market Research and Knowledge Network, November 2007
5. Gyujei Lee, Yu-hwan Kim, Suk-woo Jeon, Kwang-yoo Byun, Dongil Kwon: Proc. of 61th Electronics Components and Technology Conferences, 2011, 1436-1443
6. <http://en.wikipedia.org/wiki>
7. Jong-Hyun Lee, Dea-Jin Park, Jung-Na Heo, Yong-Ho Lee, Dong-Hyuk Shin and Yong-Seog Kim : Scripta mater. **42** (2000), 827-831
8. Y. Yamada, Y.Takaku, Y. Yagi, Y. Nishibe, I. Ohnuma, Y. Sutou, R. Kainuma and K. Ishida: Microelectronics Reliability **46** (2006), 1932-1937



- 유세훈
- 1972년생
- 한국생산기술연구원 수석연구원
- 3차원 적층 전자접합, 무연솔더
- e-mail : yoos@kitech.re.kr



- 이창우
- 1967년생
- 한국생산기술연구원 수석연구원
- 고집적flexible전자패키징, SMT공정
- e-mail : cwlee@kitech.re.kr