The KIPS Transactions:PartA (정보처리학회논문지A)

Korea Information Processing Society (한국정보처리학회)
권호 표지
DOI QR코드

DOI QR Code

Low Power Mapping Algorithm Considering Data Transfer Time for CGRA

데이터를 고려한 저전력 소모 CGRA 매핑 알고리즘

  • 김용주 (서울대학교 전기정보공학부) ;
  • 윤종희 (강릉원주대학교 컴퓨터공학과) ;
  • 조두산 (순천대학교 전자공학과) ;
  • 백윤흥 (서울대학교 전기정보공학부)
  • Received : 2011.05.18
  • Accepted : 2011.09.27
  • Published : 2012.02.29
Download PDF
⟨ Previous Next ⟩

Abstract

The demand of high performance processor is soaring due to the extending of mobile and small electronic device market. CGRA(Coarse Grained Reconfigurable Architecture) is the processor satisfying both of performance and low-power demands and a great alternative of ASIC that can be reconfigured. This paper presents a novel low-power mapping algorithm that optimizes the number of used computation resource in the mapping phase by considering data transfer time. Compared with previous mapping algorithm, ours reduce energy consumption by up to 73%, and 56.4% on average.

모바일 시장 및 소형 전자기기 시장의 발달에 따라 고성능 프로세서에 대한 요구 또한 커지게 되었다. 재구성형 프로세서(CGRA)는 고성능과 저전력 소모를 동시에 만족시키는 프로세서로 ASIC의 고성능 저전력을 대체하면서도 하드웨어를 쉽게 재디자인 할 수 있도록 구성된 프로세서이다. 어플리케이션의 구조에 따라 CGRA의 전체수행시간이 프로세서 자체의 수행시간보다 데이터의 전송시간에 종속되는 경우가 있다. 이 논문에서는 데이터 전송시간에 따라 수행에 사용되는 자원을 최적화 함으로써 전력소모를 줄이는 매핑 알고리즘을 제안하였다. 제안된 알고리즘을 사용한 경우, 기존의 방식보다 최대 73%, 평균 56.4%의 전력소모를 줄일 수 있었다.

Keywords

References

  1. Y. Kim, J. Lee, A. Shrivastava, J. W. Yoon, and Y. Paek, "Memory-aware application mapping on coarse-grained reconfigurable arrays," in HiPEAC, 2010, pp.171-185.
  2. Y. Kim, M. Kiemb, C. Park, J. Jung, and K. Choi, "Resource sharing and pipelining in coarse-grained reconfigurable architecture for domainspecific optimization," in DATE '05. Washington, DC, USA: IEEE Computer Society, 2005, pp.12-17.
  3. B. R. Rau, "Iterative modulo scheduling: an algorithm for software pipelining loops," in MICRO 27: Proceedings of the 27th annual international symposium on Microarchitecture. New York, NY, USA:ACM, 1994, pp.63-74.
  4. H. Park, K. Fan, M. Kudlur, and S. Mahlke, "Modulo graph embedding:mapping applications onto coarse-grained reconfigurable architectures,"in CASES '06. New York, NY, USA: ACM, 2006, pp.136-146.
  5. H. Park, K. Fan, S. Mahlke, T. Oh, H. Kim, and H. Kim, "Edge-centric modulo scheduling for coarse-grained reconfigurable architectures," in PACT '08. New York, NY, USA: ACM, 2008, pp.166-176.
  6. B. Mei, S. Vernalde, D. Verkest, H. De Man, and R. Lauwereins 2002. Dresc: a retargetable compiler for coarse-grained reconfigurable architectures. Field-Programmable Technology, 2002. (FPT). Proceedings. 2002 IEEE International Conference on, 166-173.
  7. L. Schuth and J. Binney, "Managing power in 45nm and 65nm designs,"Presentation material, ARM and Synopsys. [Online]. Available: http://www.dianzichan.com/anonymous/ic/arm07 conf_mgm_pwr45nm.pdf