

캐패시터가 주기적으로 병렬 연결된 전송선로를 이용한 비대칭 분배기

An Unequal Divider based on Transmission Line with Periodic Capacitor Shunt Connection

김 영*, 윤영철**

Young Kim*, Young-Chul Yoon**

요 약

본 논문에서는 캐패시터가 주기적으로 병렬 연결된 전송선로를 이용한 높은 분배 비율을 갖는 비대칭 분배기의 설계와 성능을 제안하였다. 높은 분배 비율을 갖는 분배기에서 요구되는 높은 임피던스 값은 마이크로 스트립 선로로 구현 가능한 값으로 제한하였고, 낮은 임피던스 값은 캐패시터가 주기적으로 병렬 연결된 전송선로를 이용하여 설계하였다. 이러한 설계 방법은 선로 임피던스 값이 10 Ω 이하의 전송선로를 마이크로 스트립으로 구현 가능하게 하였다. 이러한 설계 방법을 증명하기 위해서 중심주파수 1 GHz이고, 분배 비율이 10:1인 비대칭 분배기를 구현하였으며, 그 결과는 시뮬레이션과 1dB 이내에서 일치함을 보였다.

Abstract

In this paper, we propose the design and performance of an unequal divider using transmission line with periodic capacitor shunt connection. To design divider with a high dividing ratio, we limit a high impedance line value to fabricate microstrip line and also, design a low impedance line of below 10 Ω using periodic capacitor shunt connection. As a design example, a 10:1 ratio divider was designed and measured at center frequency 1 GHz to show the validity of the unequal divider using periodic capacitor shunt connection. Its performance is in good agreements with the simulated results.

Key words : Unequal divider, periodic capacitor shunt connection, 10:1 ratio, Wilkinson divider

I. 서 론

임의의 전력분배 비율을 갖는 분배기는 RF와 마이크로웨이브 회로의 중요한 소자이며 [1]-[9], 높은 분배 비율을 갖는 분배기는 어레이 안테나 소자에 전력을 분배하는데 이용된다. 이러한 비대칭 분배기는

높은 임피던스 선로가 필요한데 이것은 마이크로 스트립 기술로 구현하는 방법에는 선폭이 너무 작아 구현하는데 한계가 존재한다. 이러한 높은 임피던스 선로를 구현하는 방법으로는 그라운드 식각 구조 (Defected Ground Structure) [1], 단락/ 단선 스테르브를 연결한 다른 임피던스 선로 [2], 이중 전송선로 [3],

* 금오공과대학교 전자공학과(Department of Electronic Engineering, Kumoh National Institute of Technology)

** 관동대학교 전자정보통신공학부(Department of Electronics & Information Communication Eng., Kwandong University)

· 제1저자 (First Author) : 김 영

· 투고일자 : 2012년 8월 13일

· 심사(수정)일자 : 2012년 8월 13일 (수정일자 : 2012년 10월 8일)

· 게재일자 : 2012년 10월 30일

두개의 단락된 결합 전송선로 [4] 그리고 양면의 병렬 스트립 선로 [5] 등 다양한 방법이 연구되고 있다. 이러한 방법들은 마이크로파 집적회로에 적합하거나 또는 위상이 270°인 특성을 이용한 것으로 대부분 비대칭 분배기의 높은 임피던스를 구현하는 방법을 제시하고 있다.

본 논문에서는 비대칭 분배기를 설계하는데 있어서 높은 임피던스는 마이크로 스트립으로 구현 가능한 높은 값으로 고정시키고, 이것에 대응되는 낮은 임피던스 선로를 주기적으로 캐패시터가 병렬 연결된 전송선로 변환하여 구현하는 방법을 제시하였다.

기존의 방법은 병렬로 오픈 스테브를 연결하여 제시하였으나 [6] 오히려 크기가 커지는 단점을 갖고 있어서, 본 논문에서는 오픈 스테브를 캐패시터로 구현하여 크기를 컴팩트하게 줄였다. 설계 예제는 중심주파수가 1 GHz에서 10:1 비대칭 윌킨슨 분배기를 설계, 구현 그리고 측정하였다.

II. 비대칭 분배기 설계

2-1 비대칭 분배기

높은 분배 비율을 갖는 비대칭 전력분배기 (P3/P2=k²)에서, 높은 임피던스 값은 마이크로스트립으로 구현할 수 있는 값으로 제한하기 위해서 그림 1의 고립도 저항 (R_{iso})이 있는 지점에서 포트 2와 3을 바라본 입력 임피던스 값 (Z₃와 Z₄)이 기존 비대칭 분배기에서 설정된 값보다 작게 되도록 다음과 같이 정의하였다 [6].




그림 1. 비대칭 전력분배기 회로도
Fig. 1. Schematic of unequal power divider.

$$Z_3 = \frac{Z_o}{k}, Z_4 = \frac{Z_o}{k^3} \tag{1}$$

또한, 전력 분배 비율에 의해서 Z₁과 Z₂ 임피던스 관계와 P1 입력에서의 임피던스 관계를 보면 다음과 같이 표현된다.

$$Z_1 = k^2 Z_2 \tag{2}$$

$$Z_o = Z_1 // Z_2 \tag{3}$$

위의 식 (1)-(3)을 이용하면 전송선로의 특성 임피던스와 고립도 저항은 다음과 같은 식으로 유도된다. 이때 여기서 사용된 전송선로의 전기적 길이는 모두 π/2이다.

$$Z_{o1} = \sqrt{(1+k^2)/k} Z_o \tag{4a}$$

$$Z_{o2} = \sqrt{(1+k^2)/k^5} Z_o \tag{4b}$$

$$Z_{o3} = Z_o / \sqrt{k} \tag{4c}$$

$$Z_{o4} = Z_o / \sqrt{k^3} \tag{4d}$$

$$R = (1+k) Z_o / k^3 \tag{4e}$$

만일 전력 분배 비율이 k² = 10이라면, 앞의 방정식 (4a)-(4e)를 이용하여 각 전송선로의 임피던스 값과 고립도 저항을 구하면 Z_{o1} = 93.25 Ω, Z_{o2} = 9.33 Ω, Z_{o3} = 28.12 Ω, Z_{o4} = 8.89 Ω 그리고 R_{iso} = 17.39 Ω 으로 구할 수 있다.

여기서, 높은 임피던스 Z_{o1} 값은 마이크로스트립으로 구현이 가능하지만, Z_{o2}와 Z_{o4} 값은 10 Ω 보다 낮은 임피던스 값을 갖게 되어 선폭이 크게 되어 마이크로스트립으로 구현이 불가능하다.

2-2 주기적 캐패시터 연결 전송선로

그림 2의 주기적으로 캐패시터를 병렬 연결한 단위 셀 전송선로를 나타낸 것으로 이것을 이용하여 전송선로를 구현하면 N개의 단위 셀이 직렬로 연결한 것으로 구성할 수 있으며, 그 전송선로의 길이는




그림 2. 주기적 캐패시터의 병렬 연결 전송선로 (a) 단위 셀 등가회로 (b) N개 단위 셀의 직렬 연결
 Fig. 2. (a) Equivalent circuit for unit-cell (b) N cascade connection of unit-cells of transmission line with periodic capacitor shunt connection.

관내 파장보다 작은 길이 d 만큼의 간격과 병렬로 캐패시터가 연결된 구조를 갖고 있다[7]. 이 전송선로의 저속과 특성 때문에 전송선로의 물리적인 길이가 줄어들고 또한, 짧은 전송선로와 주기적인 캐패시터의 연결로 낮은 임피던스를 구현할 수 있다.

그림 2(a)의 주기적인 캐패시터 병렬 연결 단위 셀 전송선로는 다음과 같은 유효 특성 임피던스와 위상 속도를 갖는다.

$$Z_{PC-TL} = \sqrt{L/(C + C_p/d)} \quad (5)$$

$$v_{PC-TL} = 1/\sqrt{L(C + C_p/d)} \quad (6)$$

여기서 L과 C는 전송선로의 분포 인덕턴스와 캐패시턴스를 의미하며 또한, d는 주기적인 캐패시터가 병렬 연결된 전송선로의 단위 셀 전송선로의 길이, 그리고 Cp는 전송선로에 병렬로 연결된 캐패시터 값을 나타낸 것이다.

또한, 일반적인 전송선로의 특성 임피던스와 위상 속도는 다음과 같이 나타낼 수 있다.

$$Z_{c-TL} = \sqrt{L/C} \quad (7)$$

$$v_{c-TL} = 1/\sqrt{LC} \quad (8)$$

표 1. 낮은 특성 임피던스를 주기적 캐패시터 연결 전송선로로 구현했을 때 소자 값

Table 1. Element values of transmission line with periodic shunt capacitor connection for low characteristic impedance.

	Z_{PC-TL}	Z_{PC-TL}	Z_{PC-TL}
	9.93 Ω	8.89 Ω	28.12 Ω
$W_{c-TL}(\text{mm})$	5.2	5.2	2.38
$d(\text{mm})$	3.6	3.0	4.6
$C(\text{pF})$	3.0	3.3	0.5
N	5	5	5

N개의 캐패시터가 병렬 연결된 전송선로의 단위 셀을 갖는 전송선로의 길이는 다음과 같이 나타낼 수 있다.

$$\theta_{PC-TL} = 2\pi f_o N d \sqrt{L(C + C_p/d)} \quad (9)$$

여기서 N은 단위 셀 숫자 그리고 fo는 설계 중심 주파수를 나타낸다.

앞에서 표현한 방정식 (5)-(9)를 이용하여 주어진 전송선로의 특성 (Z_{c-TL} , v_{c-TL})을 우리가 원하는 캐패시터가 병렬 연결된 전송선로 (Z_{PC-TL} , v_{PC-TL})로 변환 했을 때 단위 셀의 전송선로의 길이와 병렬 캐패시터의 값은 다음과 같이 구할 수 있다.

$$d = \frac{Z_{PC-TL} \cdot \theta_{PC-TL} \cdot v_{c-TL}}{2\pi f_o N Z_{c-TL}} \quad (10)$$

$$C_p = \frac{\theta_{PC-TL} (Z_{c-TL}^2 - Z_{PC-TL}^2)}{2\pi f_o N Z_{c-TL}^2 Z_{PC-TL}} \quad (11)$$

여기서 구한 Cp값은 오픈 스테브로 구현하는 것이 일반적이지만 본 논문에서는 크기를 좀 더 작게 구현하기 위해서 집중소자 캐패시터를 사용하였다.

이와 같은 주기적 캐패시터 병렬 연결 전송선로 설계 방법을 이용하여 비대칭 분배기에서 10 Ω 이하의 전송선로와 임피던스 변환기의 28.12 Ω을 구현하였다.

표 1은 식 (11)과 (12)를 이용하여 주기적 캐패시터 병렬 연결 전송선로의 폭과 병렬 캐패시터 값을 구하여 정리한 것이다.

III. 실험 결과

여기서는 주기적 캐패시터 병렬 연결 전송선로를 이용하여 중심 주파수가 1 GHz에서 10:1 비대칭 분배기를 제작하여 그 특성을 확인하였다.

비대칭 분배기를 제작하는데 사용된 PCB는 유전율 $\epsilon_r = 2.2$, 두께 0.8mm 타코닉 TLY-5 테프론 기판을 사용하였다.

그림 3은 주기적 캐패시터 병렬 연결 전송선로를 이용하여 제작된 $k^2 = 10$ 인 비대칭 전력 분배기의 사진을 나타낸 것이다.





그림 3. 제작된 주기적 캐패시터 병렬 연결 전송선로를 이용한 비대칭 전력 분배기 사진

Fig. 3. Photograph of fabricated unequal power divider with periodic shunt capacitor connection.


그림 3에서 구현된 임피던스 값과 선로길이 그리고 캐패시터 값들은 식 (4a)-(4e)와 (10), (11)을 이용하여 계산된 것이다.

계측기로 측정된 것과 AWR사의 Microwave Office

를 이용한 시뮬레이션된 것의 S-파라미터는 그림 4에 나타내었다. 이것을 보면 중심 주파수에서 거의 동일한 특성이 나옴을 알 수 있다.



(a)



(b)

그림 4. 측정된 것과 시뮬레이션의 비교 (a) 포트 1에서의 S-파라미터 (b) 포트 2와 3에서의 S-파라미터

Fig. 4. Comparison of measured and simulated results (a) S-parameters at port 1 (b) S-parameters at port 2 and 3.

그림 4에서 $|S_{21}|$ 은 -10.84 dB 그리고 $|S_{31}|$ 은 -0.96 dB가 측정되었다. 이 값으로부터 두 포트 사이의 전력 비율이 9.88 dB로 설계 값과 거의 일치함을 보여 주고 있다. 이러한 작은 불일치는 PCB 재질의 손실

과 사용된 부품의 손실에 의한 것으로 생각된다.

또한, 고립도를 나타내는 $|S_{23}|$ 는 -29.88 dB, 그리고 각 포트의 반사계수는 $|S_{11}|$ = -29 dB, $|S_{22}|$ = -12.6 dB, 그리고 $|S_{33}|$ = -15.7 dB를 나타내고 있다.

측정된 값을 보면 주기적 캐패시터 병렬 연결 전송선로를 이용한 비대칭 전력분배기는 설계 목표와 실제 성능과 1dB 이내에서 일치함을 보여주고 있다.

또한 주파수 범위를 넓혀서 보면 기존 $\lambda/4$ 전송선로를 이용한 전력 분배기는 홀수 배 주파수에서 동일한 특성이 나오는데, 본 논문에서 설계한 방법으로는 전기적인 특성이 비 주기적으로 나오는 것을 확인하였다. 이것은 무한이 많은 캐패시터로 구현을 하면 주기성이 나오지만 지금과 같이 단위 셀이 5개로 구현된 전송선로는 반복적인 특성은 홀수 배 주파수가 아닌 높은 주파수 에서 동일한 특성을 갖는 주기성을 갖고 있음을 알 수 있다.

또, 주기적 캐패시터 병렬 연결 전송선로를 이용한 분배기는 기존의 오픈 스테브를 이용한 전력분배기의 크기와 비교를 하면 50% 이상 그 크기를 줄일 수 있음을 보여주고 있다.

IV. 결 론

본 논문에서는 주기적 캐패시터 연결 전송선로 단위 셀을 이용하여 높은 분배 비율을 갖는 비대칭 전력 분배기의 이론적인 설계와 실제 제작에 대한 것을 나타내었다.

제작된 10:1 비대칭 분배기기는 중심주파수 1 GHz 에서 제작되었고, -10.84 dB와 -0.96 dB로 출력이 분배되고, 반사계수는 -12 dB 이상 확보하였고, 고립도는 -30 dB 나음을 확인하였다.

여기서는 캐패시터 병렬 연결 전송선로는 비대칭 분배기의 낮은 임피던스 선로를 구현하는데 사용되었고 또한, 이러한 방법을 이용하여 기존 것보다 50%이상 크기를 줄일 수 있었다. 이러한 설계 방법은 작은 크기의 회로 구현에 적합한 방법으로 판단된다.

참 고 문 헌

- [1] J. Lim, S. Lee, C. Kim, J. Park, D. Ahn, and S. Nam, "A 4:1 Unequal Wilkinson Power Divider," *IEEE Microw. Wireless Compon. Lett.*, vol.11, no. 3, pp. 124-126, March 2001.
- [2] Z. Sun, L. Zhang, Y. Yan, and H. Yang, "Design of Unequal Dual-Band Gysel Power Divider With Arbitrary Termination Resistance," *IEEE Trans. Microw. Theory Tech.*, vol. 59, no. 1, pp. 1-9, 2011.
- [3] Y. Wu, Y. Liu, S. Li and C. Yu, "Extremely Unequal Wilkinson Power Divider with Dual Transmission Lines," *Electronics Letters*, vol.46, no. 1, pp. 90-91, Jan. 2010.
- [4] B. Li, X. Wu, and W. Wu, "A 10:1 Unequal Wilkinson Power Divider using Coupled Lines with Two Shorts," *IEEE Microw. Wireless Compon. Lett.*, vol.19, no. 12, pp. 789-791, Dec. 2009.
- [5] J. Chen, and Q. Xue, "Novel 5:1 Unequal Wilkinson Power Divider Using Offset Double-Sided Parallel-Strip Lines," *IEEE Microw. Wireless Compon. Lett.*, vol.17, no. 3, pp. 175-177, March 2007.
- [6] M.-S. Kang, Y. Kim and Y.-C. Yoon, "An unequal Wilkinson Power Divider with a High Dividing Ratio," *2012 EuMC, to be published*.
- [7] 권상근, 김영, 윤영철, "병렬 오픈 스테브가 연결된 전송선로를 이용한 전력 분배기," *한국항공학회 논문지*, 제15권 제5호, 2011년 10월.
- [8] Ahn, H.-R., and Wolff, I., "General design equations, small-sized impedance transformers, and their applications to small-size three-port 3-dB power divider," *IEEE Trans. Microw. Theory Tech.*, vol. 49, no. 7, pp. 1277-1288, 2001.
- [9] H.R. Ahn, Y. Kim and Byungjoon Kim, "Planar 10:1 unequal three-port power dividers using general design equations," *Electronics Letters*, vol.48, no. 15, pp. 934-935, July 2012.

김 영 (金 英)



1988년 2월: 서강대학교 전자공학과
(공학석사)

2002년 8월: 서강대학교 대학원 전자
공학과 (공학박사)

1988년 1월 ~ 1993년 5월: 이즈텔
시스템즈(주) 연구소 선임연구원

1993년 6월 ~ 1998년 2월: 삼성전자

(주) 정보통신사업본부 선임연구원

1998년 3월 ~ 2003년 2월 : 두원공과대학 정보통신과 조교수

2003년 3월 ~ 현재: 금오공과대학교 전자공학부 부교수

관심분야 : RF 및 Microwave 회로해석 및 설계, 전력
증폭기 및 선형화기 설계

윤 영 철 (尹永哲)



1978년 2월: 서강대학교 전자공학과
(공학사)

1982년 2월: 서강대학교 대학원
전자공학과 (공학석사)

1989년 2월: 서강대학교 대학원
전자공학과 (공학박사)

1987년 9월 ~ 현재 관동대학교 전자

정보통신공학부 교수

관심분야 : RF 및 Microwave 회로설계