Implementation of a Verification Environment using Layered Testbench

계층화된 테스트벤치를 이용한 검증 환경 구현

  • Received : 2009.12.18
  • Accepted : 2011.04.30
  • Published : 2011.04.30

Abstract

Recently, as the design of a system gets larger and more complex, functional verification method based on system-level becomes more important. The verification of a functional block mainly uses BFM(bus functional model). The larger the burden on functional verification is, the more the importance of configuring a proper verification environment increases rapidly. SystemVerilog unifies hardware design languages and verification languages in the form of extensions to the Veri log HDL. The processing of design description, function simulation and verification using same language has many advantages in system development. In this paper, we design DUT that is composed of AMBA bus and function blocks using SystemVerilog and verify the function of DUT in verification environment using layered testbench. Adaptive FIR filter and Booth's multiplier are chosen as function blocks. We confirm that verification environment can be reused through a minor adaptation of interface to verify functions of other DUT.

최근 시스템의 규모가 커지고 복잡해지면서, 시스템 수준에서의 기능 검증방법론이 중요해지고 있다. 기능블록의 검증을 위해서는 주로 BFM(bus functional model)이 사용되며, 기능 검증에 대한 부담이 증가할수록 올바른 검증환경 구성의 중요성은 더욱 증가한다. SystemVerilog는 Verilog HDL의 확장으로 하드웨어 설계언어의 특징과 검증언어의 특징을 동시에 갖는다. 동일한 언어로 설계기술, 기능 시뮬레이션 그리고 검증을 진행할 수 있다는 것은 시스템개발에서 큰 이점을 갖는다. 본 논문에서는 SystemVerilog를 이용하여 AMBA 버스와 기능블록으로 구성된 DUT를 설계하고, 계층적 테스트벤치를 이용한 검증환경에서 DUT의 가능을 검증한다. 기능 블록은 Adaptive FIR 필터와 Booth's 곱셈기를 사용한다. 이를 통하여 검증환경이 DUT와 연결되는 인터페이스의 부분적인 변경을 통하여 다른 하드웨어의 기능을 검증하는데 재사용되는 이점을 가지고 있음을 확인한다.

Keywords

References

  1. Ando Ki, SoC Design and Verification: Methodologies and Environments, pp.2-8, Hongreung Science, 2008.
  2. Chris S.Pear, SystemVerilog for verification. Springer, pp15 -24, 2008.
  3. Stuart Sutherland, Simon Davidmann, Peter Flake, SystemVerilog for Design, pp 2-6, Springer 2006.
  4. 유명근, 송기용, "System'Verilog와 SystemC 기반의 통증-환경 설계 및 구현"신호처리. 시스템 학회 논문지, 제10권, 4호, pp.274-279, 2009.
  5. 유명근, 오영진, 송기용, "시스템수준의 하드웨어 기능검증 시스템"신호처리.시스템 학회 논문지, 제11권, 2호, pp.177-182, 2010.
  6. System Verilog 3.1a Language Reference Manual: Accellera's Extensions to Verilog, Accellera, Napa, California, 2004
  7. Jason R. Andrews, Co-Verification of Hardware and Software for ARM SoC Design, pp.119 -129. Elsevier Inc., 2005.
  8. Stuart Sutherland, The Verilog PLI Handbook: A Tutorial and Reference Manual on the Verilog Programming Language Interface, pp.27-54, Kluwer Academic Publishers, 2002.
  9. Mike Mintz, Robert Ekendahl, Hardware Verification with C++:A Practitioner's Handbook, pp.67-88, Springer, 2006
  10. 백제인, 김진업 "표본화 속도 변환기용 2단 직렬형 다상 FIR 필터의 설계" 한국통신학회논문지, vol 31, No 8C, pp806-815, 2006
  11. Douglas J Smith HDL Chip Design. Doone Publications (MadisonAL, 1996) ,pp286- 287, 297-301.
  12. IDEC, IDEC newsletter -SystemVerilogit 를 이용한 설계 및 검증(2) : 검증, pp14 -17, 2009.