DOI QR코드

DOI QR Code

Study of Parallel Network Processor using Global Cache

글로벌 캐시를 이용한 네트워크 병렬 프로세서 구조 연구

  • 박재원 (연세대학교 전기전자공학과 프로세서 연구실) ;
  • 정원영 (연세대학교 전기전자공학과 프로세서 연구실) ;
  • 김현필 (연세대학교 전기전자공학과 프로세서 연구실) ;
  • 이정희 (한국전자통신연구원 옴니 플로우 프로세서 개발팀) ;
  • 이용석 (연세대학교 전기전자공학과 프로세서 연구실)
  • Received : 2010.08.10
  • Accepted : 2011.01.04
  • Published : 2011.01.31

Abstract

The mount of network traffic from the Internet is increasing because of the use of Broadband Convergence Networks(BcN). Network traffic is also increasing because of the development of application, especially multimedia traffic from IPTV, VOD, and online games. This multimedia traffic not only has a huge payload but also should be considered a threat in real time. For this reason, this study examines the ways that routers distribute the bandwidth in accordance to traffic properties. To classify the property of the traffic, it is essential to analyze the application layer. However, the general network processor architecture serially processes the L2-4 and L7 layer. We propose a novel parallel network processor architecture with a global cache that processes L2-4 and L7 in parallel. To verify the proposed architecture, we simulated both of the architecture with SystemC. EEMBC and SNORT was used to measure L2-4 and L7 processing time. When multimedia traffic was entered into the network processor in the same flow, the proposed architecture showed about 85% higher performance than general architecture.

현재 광대역 통합망의 사용으로 인해 확장된 망을 사용하는 트래픽의 양이 많아지고, 어플리케이션의 발달로 인해 트래픽의 종류도 증가하고 있다. 특히 IPTV, VOD, 온라인 게임 등의 멀티미디어 속성을 가진 트래픽의 증가가 두드러지고 있다. 이러한 멀티미디어 트래픽은 페이로드의 크기가 클 뿐만 아니라 실시간 처리를 요하기 때문에 라우터에서 트래픽 속성에 따라 차등한 대역폭을 지원하는 연구가 진행 중에 있다. 트래픽의 속성을 정확히 구분하기 위해선 어플리케이션 계층을 분석하여야 하는데, 기존의 네트워크 프로세서 구조에선 L2-4 처리와 L7처리를 순차적으로 처리하고 있다. 본 논문에서는 L2-4와 L7을 병렬로 처리하기 위해 글로벌 캐시를 둔 새로운 병렬 네트워크 프로세서 구조를 제안한다. 제안하는 구조를 검증하기 위해 기존의 네트워크 시스템과 제안한 구조의 네트워크 시스템을 SystemC로 모델링하였으며, L2-4, L7 처리 시간을 측정하기 위해 EEMBC-와 SNORT를 이용하여 동일한 시스템에서 시뮬레이션 하였다. 멀티미디어 속성의 동일한 트래픽이 연속적으로 입력될 경우 제안한 구조에서 약 85%의 성능 향상을 보였다.

Keywords

References

  1. P. C. Mark A. Franklin, Network processor design: issues and practices, 2nd ed., 2003.
  2. R. Ennals, et al., "Task Partitioning for Multi-core Network Processors," ed, 2005, pp. 76-90.
  3. "Cisco Visual Networking Index - Forecast and Methodology, 2008-2013," A Cisco White Paper 2009.
  4. N. Dukkipati, et al., "Processor Sharing Flows in the Internet," ed, 2005, pp.271-285.
  5. T. Wolf, et al., "Predictive scheduling of network processors," Computer Networks, Vol. 41, pp.601-621, 2003. https://doi.org/10.1016/S1389-1286(02)00452-8
  6. D. L. Schuff, et al., "Conservative vs. Optimistic Parallelization of Stateful Network Intrusion Detection," in Performance Analysis of Systems and software, 2008. ISPASS 2008. IEEE International Symposium on, 2008, pp. 32-43.
  7. Shmoo Group DEFCON 9 Capture the Flag Data. Available: http://ictf.cs.ucsb.edu/data/defcon_ctf_09/
  8. SNORT. Available: www.snort.org
  9. EEMBC. Available: www.eembc.org