DOI QR코드

DOI QR Code

다중 마스터를 위한 고성능의 범용 메모리 제어기의 구조

VLSI Architecture of General-purpose Memory Controller with High-Performance for Multiple Master

  • 투고 : 2010.08.14
  • 심사 : 2010.09.16
  • 발행 : 2011.01.31

초록

본 논문은 비디오 처리를 위한 SoC 내에서 다수 개의 프로세싱 블록(마스터)들을 처리할 수 있는 고성능의 메모리 제어기를 설계하였다. 메모리 제어기는 마스터 중재기에 의해 중재되며 이것은 메모리 접근을 요구하는 마스터들의 요구 신호를 받아 데이터를 전송하는 역할을 해주게 된다. 구현된 메모리 제어기는 마스터 선택기, 마스터 중 재기, 메모리 신호 생성기, 명령어 디코더, 데이터 버스, 그리고 메모리 신호 생성기로 구성된다. 제안한 메모리 제어기는 VHDL을 이용하여 설계하였고, 삼성의 메모리 모델을 이용하여 동작을 검증하였다. FPGA 합성 및 검증을 위해서는 ATERA사의 Quartus II를 이용하였고, 구현된 하드웨어는 Cyclone II 칩을 사용하였다. 시뮬레이션을 위해서는 Cadence사의 ModelSim을 이용하였고, FPGA 환경에서 174.28MHz의 주파수로 동작하여, SDRAM의 규격을 모두 만족할 수 있었다.

In this paper, we implemented a high-performence memory controller which can accommodate processing blocks(multiple masters) in SoC for video signal processing. The memory controller is arbitrated by the internal arbiter which receives request signals from masters and sends grant and data signals to masters. The designed memory controller consists of Master Selector, Mster Arbiter, Memory Signal Generator, Command Decoder, and memory Signal Generator. It was designed using VHDL, and verified using the memory model of SAMSING Inc. For FPGA synthesis and verification, Quartus II of ATERA Inc. was used. The target device is Cyclone II. For simulation, ModelSim of Cadence Inc was used. Since the designed H/W can be stably operated in 174.28MHz, it satisfies the specification of SDRAM technology.

키워드

참고문헌

  1. B. Furht, ""Multimedia systems: An overview,"" IEEE Multimedia, vol. 1, no. 1, pp. 47-59, Spring 1994. https://doi.org/10.1109/93.295268
  2. F. Catthoor et al., Custom Memory Management Methodology: Exploration of Memory Organization for Embedded Multimedia System Design. Norwell, MA: Kluwer, 1998.
  3. John G. Ackenhusen, Real-time signal processing: Design and Implenentation of signal processing systems, Prentice Hall , pp. 290-319, 1999
  4. 유회준, "DRAM DESIGN," 홍릉과학출판사, 1996.
  5. Micron Technology, Inc. MT48LC8M32B2 SDRAM
  6. S. Hosseini-Khayat and A. D. Bovopoulos, ""A simple and efficient bus management scheme that supports continuous streams,"" ACM Trans. Comput. Syst., vol. 13, no. 2, pp. 122-140, 1995. https://doi.org/10.1145/201045.201048
  7. J. Carter et al., ""Impulse: Building a smarter memory controller,"" in Proc. HPCA, Jan. 1999, pp. 70-79.
  8. S. Rixner et al., ""Memory access scheduling,"" in Proc. ISCA, Vancouver, BC, Canada, Jun. 2000, pp. 128- 138.

피인용 문헌

  1. Technological Stressors in Developing Countries vol.06, pp.04, 2016, https://doi.org/10.4236/ojapps.2016.64025
  2. Exploring the factors that influence physician technostress from using mobile electronic medical records pp.1753-8165, 2017, https://doi.org/10.1080/17538157.2017.1364250