대한전자공학회논문지SD (Journal of the Institute of Electronics Engineers of Korea SD)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

N-Channel 산화물 TFT 기반의 저소비전력 논리 게이트 회로

Low Power Digital Logic Gate Circuits Based on N-Channel Oxide TFTs

  • 임도 (건국대학교 전자공학부) ;
  • 박기찬 (건국대학교 전자공학부) ;
  • 오환술 (건국대학교 전자공학부)
  • Ren, Tao (Department of Electronic Engineering, Konkuk University) ;
  • Park, Kee-Chan (Department of Electronic Engineering, Konkuk University) ;
  • Oh, Hwan-Sool (Department of Electronic Engineering, Konkuk University)
  • 투고 : 2011.01.13
  • 심사 : 2011.02.22
  • 발행 : 2011.03.25
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

N-channel 산화물 박막 트랜지스터(Thin Film Transistor, 이하 TFT)만을 이용한 저소비전력 inverter, NAND, NOR의 논리 게이트 회로를 제안한다. 제안된 회로는 asymmetric feed-through와 bootstrapping을 이용해서 pull-up, pull-down 스위치가 동시에 켜지지 않도록 설계하였다. 그 결과로 출력신호 전압 범위가 입력신호 전압과 동일하고 정전류가 흐르지 않는다. 인버터는 5 개의 TFT와 2 개의 capacitor로, NAND 및 NOR 게이트는 각각 10 개의 TFT와 4 개의 capacitor로 구성된다. 산화물 TFT 모델을 사용하여 SPICE 시뮬레이션을 수행하여 제안된 회로의 동작을 성공적으로 검증하였다.

Low-power logic gates, i.e. inverter, NAND, and NOR, are proposed employing only n-channel oxide thin film transistors (TFTs). The proposed circuits were designed to prevent the pull-up and pull-down switches from being turned on simultaneously by using asymmetric feed-through and bootstrapping, thereby exhibited same output voltage swing as the input signal and no static current. The inverter is composed of 5 TFTs and 2 capacitors. The NAND and the NOR gates consist of 10 TFTs and 4 capacitors respectively. The operations of the logic gates were confirmed successfully by SPICE simulation using oxide TFT model.

키워드

참고문헌

  1. 권장연, "산화물 TFT 연구 동향", 인포메이션 디스플레이, 제11권 제2호, 2-5쪽, 2010년 4월
  2. 정재경, "산화물 TFT 기술 및 AMOLED 응용", 인포메이션 디스플레이, 제10권 제4호, 42-48쪽, 2009년 8월
  3. 우두형, "LTPS TFT의 Vth와 mobility 편차를 보상하기 위한 AMOLED 화소 회로", 전자공학회 논문지, 제46권 SD편 제4호, 45-52쪽, 2009년 4월.
  4. 김나영, 이문석, "저전압에서 다결정 실리콘 TFT의 불균일한 특성을 보상한 새로운 AMOLED 구동회로", 전자공학회 논문지 제46권 SD편, 제8호, 1-5쪽, 2009년 8월.
  5. Sung-Mo Kang, Yusuf Leblebici, "CMOS Digital Integrated Circuits - Analysis and Design 2nd Ed.", Mc Graw Hill, pp.141-195, 1999.
  6. Y. H. Jang, S. Y. Yoon, K. S. Park, H. Y. Kim, et al., "Highly Stable a-Si TFT Gate Driver with Simple Logic Circuit," in Proc. of Society for Information Display (SID) Int'l Symp., pp.1235-1238, Los Angeles, USA, May 2008.
  7. H. J. Shin, B. H. Park, M. Y. Son, B. H. Kim, et al., "A Novel High Reliable Integrated Gate Driver with Bi-Scanning Structure using a-Si TFT for Large Size FHD TFT-LCD TVs," in Proc. of Society for Information Display (SID) Int'l Symp., pp.35-38, Seattle, USA, May 2010.
  8. S. H. Jung, W. J. Nam, C. W. Han, and M. K. Han, "A New Low Power PMOS Poly-Si Inverter and Driving Circuits for Active Matrix Displays," in Proc. of Society for Information Display (SID) Int'l Symp., pp.1396-1399, Baltimore, USA, May 2003.