Journal of the Institute of Electronics Engineers of Korea CI (전자공학회논문지CI)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Development of Simulator using RAM Disk for FTL Performance Analysis

RAM 디스크를 이용한 FTL 성능 분석 시뮬레이터 개발

  • Ihm, Dong-Hyuk (Dept. of Electronics and Computer Engineering, Chonnam National University) ;
  • Park, Seong-Mo (Dept. of Electronics and Computer Engineering, Chonnam National University)
  • 임동혁 (전남대학교 전자컴퓨터공학과) ;
  • 박성모 (전남대학교 전자컴퓨터공학과)
  • Received : 2010.06.03
  • Published : 2010.09.25
Download PDF
⟨ Previous Next ⟩

Abstract

NAND flash memory has been widely used than traditional HDD in PDA and other mobile devices, embedded systems, PC because of faster access speed, low power consumption, vibration resistance and other benefits. DiskSim and other HDD simulators has been developed that for find improvements for the software or hardware. But there is a few Linux-based simulators for NAND flash memory and SSD. There is necessary for Windows-based NAND flash simulator because storage devices and PC using Windows. This paper describe for development of simulator-NFSim for FTL performance analysis in NAND flash. NFSim is used to measure performance of various FTL algorithms and FTL wear-level. NAND flash memory model and FTL algorithm developed using Windows Driver Model and class for scalability. There is no need for another tools because NFSim using graph tool for data measure of FTL performance.

NAND 플래시 메모리는 기존의 HDD 보다 빠른 접근 속도, 저전력 소비, 진동에 대한 내성 등의 이점을 바탕으로 PDA를 비롯한 여러 모바일 장치부터, 임베디드 시스템, PC에 이르기까지 사용 영역이 넓어지고 있다. DiskSim을 비롯한 HDD 시뮬레이터들이 다양하게 개발되어 왔으며, 이를 바탕으로 소프트웨어 또는 하드웨어에 대한 개선점을 찾아냄으로써 유용하게 사용되었다. 하지만 NAND 플래시 메모리나, SSD에 대해서는 리눅스 기반의 몇 개의 시뮬레이터만이 개발되었으며, 실제 스토리지 장치나 PC등이 사용되는 운영체제가 윈도우즈인 것을 고려하면 윈도우즈 기반의 NAND Flash 시뮬레이터가 꼭 필요하다고 볼 수 있다. 본 논문에서 개발한 NAND Flash FTL 성능 분석을 위한 시뮬레이터인 NFSim은 윈도우즈 운영체제에서 구동되는 시뮬레이터로, NAND 플래시 메모리 모델 및 FTL 알고리즘들은 각각 윈도우즈 드라이버 모델 및 클래스로 제작되어 확장성이 용이하고, 각 알고리즘의 성능을 측정한 데이터는 그래프를 통해 표시되므로, 별도의 툴을 사용할 필요가 없다.

Keywords

References

  1. AGRAWAL, N., PRABHAKARAN, V., WOBBER, T., DAVIS, J. D., MANASSE, M. S., AND PANIGRAHY, R. "Design tradeoffs for ssd performance." In Proceedings of the USENIX Annual Technical Conference, pp. 57-70, June 2008.
  2. E. GAL AND S. TOLEDO. "Algorithms and Data Structures for Flash Memories," ACM Computing Survey 37, 2, 138-163, June 2005 https://doi.org/10.1145/1089733.1089735
  3. W. G. Jeon and Y. S. Cho, "An equalization technique for OFDM and MC-CDMA in a multipath fading channels," in Proc. of IEEE Conf. on Acoustics, Speech and Signal Processing, pp. 2529-2532, Munich, Germany, May 1997.
  4. JUNG, D., CHAE, Y., JO, H., KIM, J., AND LEE, J. "A Group-based Wear-Leveling Algorithm for Large-Capacity Flash Memory Storage Systems." In Proceedings of the International Conference on Compilers, Architecture, and Synthesis for Embedded Systems (CASES), pp. 160-164. 17, September 2007.
  5. GANGER, G., WORTHINGTON, B., AND PATT, Y. "The DiskSim Simulation Environment Version 3.0 Reference Manual."
  6. GUPTA, A., KIM, Y., AND URGAONKAR, B. "DFTL: A Flash Translation Layer Employing Demand-based Selective Caching of Page level AddressMappings". In Proceedings of the International Conference on Architectural Support for Programming Languages and Operating System (ASPLOS), pp. 229-240, March 2009.
  7. KANG, J., JO, H., KIM, J., AND LEE, J. "A Superblock-based Flash Translation Layer for NAND Flash Memory." In Proceedings of the International Conference on Embedded Software (EMSOFT), pp. 161-170, October 2006.
  8. LEE, S., PARK, D., CHUNG, T., LEE, D., PARK, S., AND SONG, H. "A Log Buffer based Flash Translation Layer Using Fully Associative Sector Translation". IEEE Transactions on Embedded Computing Systems 6, 3, 18, 2007. https://doi.org/10.1145/1275986.1275990