Journal of the Korea Society for Simulation (한국시뮬레이션학회논문지)

The Korea Society for Simulation (한국시뮬레이션학회)
권호 표지
DOI QR코드

DOI QR Code

A Study on Throughput Increase in Semiconductor Package Process of K Manufacturing Company Using a Simulation Model

시뮬레이션 모델을 이용한 K회사 반도체 패키지 공정의 생산량 증가를 위한 연구

  • 채종인 (경희대학교 산업경영공학과) ;
  • 박양병 (경희대학교 산업경영공학과)
  • Received : 2009.01.27
  • Accepted : 2009.06.10
  • Published : 2010.03.31
Download PDF
⟨ Previous Next ⟩

Abstract

K company produces semiconductor package products under the make-to-order policy to supply for domestic and foreign semiconductor manufacturing companies. Its production process is a machine-paced assembly line type, which consists of die sawing, assembly, and test. This paper suggests three plans to increase process throughput based on the process analysis of K company and evaluates them via a simulation model using a real data collected. The three plans are line balancing by adding machines to the bottleneck process, product group scheduling, and reallocation of the operators in non-bottleneck processes. The evaluation result shows the highest daily throughput increase of 17.3% with an effect of 2.8% reduction of due date violation when the three plans are applied together. Payback period for the mixed application of the three plans is obtained as 1.37 years.

K 회사는 국내외 반도체 제조업체의 주문에 의해 반도체 패키지 제품을 생산 공급하는 기업이다. 생산 공정은 Die Sawing, 조립, 테스트로 구성된 기계중심의 조립라인 형태를 따르고 있다. 본 논문은 K 회사의 공정분석을 토대로 패키지 공정의 생산량을 늘리기 위한 3가지 방안을 제안하고, 이들을 실제 자료를 이용한 시뮬레이션 모델을 통해 평가하는 사례연구를 다룬다. 3가지 방안은 병목공정에 기계 추가에 의한 라인균형, 제품의 그룹 스케쥴링, 비병목공정에서 작업자의 재배치이다. 시뮬레이션 평가결과, 3가지 방안을 혼합 적용하는 경우에 2.8%의 납기위반율 감소 효과와 함께 17.3%의 가장 높은 일일 생산량 증가를 보여 주는 것으로 나타났다. 3가지 방안의 혼합 적용하는 경우의 투자회수기간은 1.37년으로 매우 짧게 구해졌다.

Keywords

References

  1. 이영훈, "반도체산업의 생산관리 연구의 동향," 한국생산관리학회지, 11(3), pp. 85-110, 2001년.
  2. 한상찬, 생산계획 및 통제론, 청문각, 2007년
  3. Arnold, J.R. and Chapman, S.N., Introduction to Material Management, 4th ed, Prentice Hall, 2001.
  4. Brown, S., Domaschke, J. and Leibl, F., "No Cost Applications for Assembly Cycle Time Reductions," Proc. of the 1999 International Conference on Semiconductor Manufacturing Operational Modeling and Simulation, pp. 62-66, 1999.
  5. Gupta, A.K. and Sivakumar, A.I., "Controlling Delivery Performance in Semiconductor Manufacturing Using Look Ahead Batching," International Journal of Production Research, vol. 45, no. 3, pp. 591-613, 2007. https://doi.org/10.1080/00207540600792226
  6. Hitomi, K., "A Comment on Group Scheduling in Flexible Flowshop," International Journal of Production Economics, vol.105, no.1, pp. 297-306, 2007. https://doi.org/10.1016/j.ijpe.2005.12.013
  7. Kelton, W., Sadowski, R., and Sturrock, D., Simulation with Arena, 4th ed., McGraw-Hill, New York, USA, 2007.
  8. Knutson, K., Jempf, K., Flwler, J., and Carlyle, M., "Lot-to-order Matching for a Semiconductor Assembly and Test Facility," IIE Transactions, vol.31, no.11, pp. 1103-1111, 1999.
  9. Wu, M-C and Hung, T-U, "A Hit-rate Based Dispatching Rule for Semiconductor Manufacturing," International Journal of Industrial Engineering, vol.15, no.1, pp. 73-82, 2008.
  10. Yin, X., Chua, T., Wang, F., Liu, M., Cai, T., Yan, W., Chong, C., Zhu, J., and Lam, M., "A Rule-based Heuristic Finite Capacity Scheduling System for Semiconductor Backend Assembly," International Journal of Computer Integrated Manufacturing, vol.17, no.8, pp. 733-749, 2004. https://doi.org/10.1080/0951192042000237537
  11. Zhang, H., Jiang, Z., and Guo, C., "An Optimized Dynamic Bottleneck Dispatching Policy for Semiconductor Wafer Fabrication," International Journal of Production Research, iFirst(online publication), pp. 1-11, March 2008.