전자공학회논문지 IE

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

저전력 디지털 PLL의 설계에 대한 연구

A Study on the Design of Low Power Digital PLL

  • Lee, Je-Hyun (Dept. of Electronics, Dongyang Mirae University) ;
  • Ahn, Tae-Won (Dept. of Electronics, Dongyang Mirae University)
  • 투고 : 2010.01.11
  • 심사 : 2010.06.07
  • 발행 : 2010.06.25
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

이 논문에서는 PLL에 기반한 주파수 합성기의 구현에 있어서 전력 소모를 줄이기 위한 저전력 디지털 PLL의 구조 및 설계에 대하여 기술한다. 제안된 구조의 디지털 PLL에서는 초기 주파수 비교를 위하여 광대역 디지털 로직 직교상관기를 사용 하고, 최종 주파수 비교를 위하여 저전력 특성을 갖는 협대역 디지털 로직 직교상관기를 사용하여 디지털 제어 발진기의 주파수가 제어되도록 하였다. 또한 동작하지 않는 디지털 블록의 전력을 최소화하는 회로 기법을 적용함으로써 대기 전력 소모를 추가적으로 줄일 수 있도록 하였다. 제안된 디지털 PLL의 동작 및 저전력 특성은 MOSIS 1.8V $0.35{\mu}m$ CMOS 공정 조건에서 MyCAD를 이용한 설계 및 모의실험을 통해 검증하였으며, 20% 정도의 전력 소모 감소 효과를 확인하였다.

This paper presents a low power digital PLL architecture and design for implementation of the PLL-based frequency synthesizers. In the proposed architecture, a wide band digital logic quadricorrelator is used for preliminary frequency detector and a narrow band digital logic quadricorrelator is used for final DCO control. Also, a circuit technique for reducing leakage current is adopted in order to minimize the standby mode power consumption of the deactivated block. The proposed digital PLL is designed and verified by MyCAD with MOSIS 1.8V $0.35{\mu}m$ CMOS technology, and the simulation results show that the power consumption can be lowered by more than 20%.

키워드

참고문헌

  1. 오근창, 김경환, 박종태, 유종근, "2.4 GHz ISM 대역 응용을 위한 저전력 CMOS Fractional-N 주파수합성기 설계," 대한전자공학회 논문지, 제45권 SD편 제6호, 60-67쪽, 2008년 6월.
  2. 김용우, 안태원, 문용, "디지털 PLL을 위한 높은 해상도를 갖는 시간- 디지털 변환기의 연구 대한전자공학회 2008년 하계종합학술대회, 587-588쪽, 2008년 3월.
  3. 안태원, 윤찬근, 문용, "Design of CMOS LC VCO with Fast AFC Technique for IEEE 802.11a/b/g Wireless LANs," 대한전자공학회 논문지, 제43권 SD편 제9호, 552-557쪽, 2006년 9월.
  4. A. Tomar et al., "Design of 1.1 GHz Highly Linear Digitally-Controlled Ring Oscillator with Wide Tuning Range," RFIT2007 -IEEE International Workshop on Radio-Frequency Integration Technology, pp. 82-85, 2007.
  5. T. Sakurai, "Perspectives on Power-Aware Electronics, Technical Digest of International Solid- State Circuit Conference", pp. 26-29, 2003.
  6. G. L. Madhumat et al., "Comparison of 5-bit Thermometer-to-Binary Decoders in 1.8V, 0.18$\mu$m CMOS Technology for Flash ADCs," International Conference on Signal Processing Systems, pp. 516-520, 2009.
  7. 이준홍, 황상훈, 송민규, "UWB 시스템을 위한 1.8V 8-bit 500MSPS 저전력 CMOS D/A 변환기의 설계," 대한전자공학회 논문지, 제43권 SD편 제12호, 15-22쪽, 2006년 12월.