대한전자공학회논문지SD (Journal of the Institute of Electronics Engineers of Korea SD)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

2.7Gbps/1.62Gbps DisplayPort 송신기용 PLL 및 확산대역 클록 발생기의 설계

A Design of PLL and Spread Spectrum Clock Generator for 2.7Gbps/1.62Gbps DisplayPort Transmitter

  • 김영신 (건국대학교 전자정보통신공학부) ;
  • 김성근 (건국대학교 전자정보통신공학부) ;
  • 부영건 (건국대학교 전자정보통신공학부) ;
  • 허정 (건국대학교 전자정보통신공학부) ;
  • 이강윤 (건국대학교 전자정보통신공학부)
  • Kim, Young-Shin (Department of Electronic Engineering, Konkuk University) ;
  • Kim, Seong-Geun (Department of Electronic Engineering, Konkuk University) ;
  • Pu, Young-Gun (Department of Electronic Engineering, Konkuk University) ;
  • Hur, Jeong (Department of Electronic Engineering, Konkuk University) ;
  • Lee, Kang-Yoon (Department of Electronic Engineering, Konkuk University)
  • 발행 : 2010.02.25
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 DisplayPort용 전자기기 또는 클록 발생을 요구하는 다양한 회로에서 발생 할 수 있는 전자방해(EMI) 현상을 줄일 수 있는 위상 동기 루프와 확산 대역 클록 발생기를 구현 하였다. 이 시스템은 기본적으로 송신용 위상 동기 루프와 확산 대역 클록 발생기 구현을 위한 전하펌프2 와 기준주파수 분주기 등으로 구성된다. 본 논문에서는 2.7Gbps/1.62Gbps DisplayPort 응용 회로에 적합 하도록 10개의 다중 위상 신호를 출력 할 수 있는 270MHz/162MHz 듀얼 모드 위상 동기 루프를 설계 하였고 추가적으로 1.35GHz/810MHz의 위상 동기 루프를 설계하여 지터를 크게 감소시킬 수 있는 구조를 제안하였다. 270MHz/162MHz 위상 동기 루프와 5:1 시리얼라이저 2개, 그리고 1.35GHz 위상 동기 루프와 2:1 시리얼라이저를 연동함으로써 지터 성분을 크게 줄일 수 있다. 위상 동기 루프에서 사용 된 주파수 전환 다중위상 전압제어 발진기와 더불어 DisplayPort 규격에 맞는 주파수 전환이 가능 하도록 분주기를 공유하고 50% duty ratio를 보장할 수 있는 주파수 분주기 구조를 제안 하였다. 또한, 지터를 줄이기 위해서 출력전류 오차를 크게 줄일 수 있는 전하펌프 구조를 제안 하였다. 0.13 um CMOS 공정을 사용하여 설계 하였으며, 270MHz/162MHz PLL의 칩 면적은 $650um\;{\times}\;500um$ 이고, 1.35GHz/810MHz PLL의 칩 면적은 $600um\;{\times}\;500um$ 이다. 270MHz/162MHz 위상 동기 루프 전압제어 발진기의 조절 범위는 330MHz이고, 위상 잡음은 1MHz 오프셋에서 -114cBc/Hz, 확산대역 클록 발생기의 확산 진폭도 는 0.5%이고, 변조 주파수는 31kHz이다. 전체 전력 소모는 48mW이다.

This paper presents a design of PLL and SSCG for reducing the EMI effect at the electronic machinery and tools for DisplayPort application. This system is composed of the essential element of PLL and Charge-Pump2 and Reference Clock Divider to implement the SSCG operation. In this paper, 270MHz/162MHz dual-mode PLL that can provide 10-phase and 1.35GHz/810MHz PLL that can reduce the jitter are designed for 2.7Gbps/162Gbps DisplayPort application. The jitter can be reduced drastically by combining 270MHz/162MHz PLL with 2-stage 5 to 1 serializer and 1.35GHz PLL with 2 to 1 serializer. This paper propose the frequency divider topology which can share the divider between modes and guarantee the 50% duty ratio. And, the output current mismatch can be reduced by using the proposed charge-pump topology. It is implemented using 0.13 um CMOS process and die areas of 270MHz/162MHz PLL and 1.35GHz/810MHz PLL are $650um\;{\times}\;500um$ and $600um\;{\times}\;500um$, respectively. The VCO tuning range of 270 MHz/162 MHz PLL is 330 MHz and the phase noise is -114 dBc/Hz at 1 MHz offset. The measured SSCG down spread amplitude is 0.5% and modulation frequency is 31kHz. The total power consumption is 48mW.

키워드

참고문헌

  1. VESA Display Port Standard Version 1, Revision 1a January 11, 2008.
  2. Hsiang-Hui Chang, I-Hui Hua, Shen-Iuan Liu, 'A Spread-Spectrum Clock Generator With Triangular Modulation,' IEEE J. Solid-State Circuits, vol. 38, pp.673-676, APRIL 2003 https://doi.org/10.1109/JSSC.2003.809521
  3. Yao-Huang Kao; Yi-Bin Hsieh, 'A Low-Power and High-Precision Spread Spectrum Clock Generator for Serial Advanced Technology Attachment Applications Using Two-Point Modulation', Electromagnetic Compatibility, IEEE Transactions on, Volume 51, Issue 2, pp.245-254, May 2009 https://doi.org/10.1109/TEMC.2008.2012115
  4. Yao-Huang Kao; Yi-Bin Hsieh, 'A Fully Integrated Spread Spectrum Clock Generator Using a Dual-Path Loop Filter', Circuits and Systems, 2006. MWSCAS '06. 49th IEEE International Midwest Symposium on, Volume 2, 6-9, pp.7-10, Aug. 2006 https://doi.org/10.1109/MWSCAS.2006.382194
  5. Chao-Chyun Chen, Sheng-Chou Lee, Shen-Juan Liu, 'A spread-spectrum clock generator using a capacitor multiplication technique', Emerging Information Technology Conference, pp.15-16 Aug. 2005 https://doi.org/10.1109/EITC.2005.1544338
  6. Mekky, R.H.; Dessouky, M., 'Design of a low-mismatch gain-boosting charge pump for phase-locked loops', Microelectronics, 2007. ICM 2007. Internatonal Conference on, 29-31, pp.321-324, Dec. 2007 https://doi.org/10.1109/ICM.2007.4497720
  7. Young-Shig Choi; Dae-Hyun Han, 'Gain-Boosting Charge Pump for Current Matching in Phase-Locked Loop', Circuits and Systems II: Express Briefs, IEEE Transactions on, 29-31 pp.321-324 Dec. 2007
  8. Kang-Yoon Lee, Hyunchul Ku, YoungBeom Kim, 'A Fast Switching Low Phase Noise CMOS Frequency Synthesizer with a New Coarse Tuning Method for PHS Application', IEICE Transaction on Electronics, Vol. E89-C, No. 3, pp.420-428, Mar 2006 https://doi.org/10.1093/ietele/e89-c.3.420
  9. Kang-Yoon Lee et al., 'A Wide Frequency Range Delay-Locked Loop Using Muti-Phase Frequency Detection Technique,' IEICE Transaction on Electronics, Vol. E88-C, No.9, pp. 1900-1902, Sep. 2005 https://doi.org/10.1093/ietele/e88-c.9.1900
  10. Kang-Yoon Lee et al., 'Comparison Frequency Doubling and Charge Pump Matching Techniques for Dual-Band Fractional-N Frequency Synthesizer,' IEEE Journal of Solid-State Circuits, Vol. 40, No.11, pp. 2228-2236, Nov. 2005
  11. Kang-Yoon Lee et al., ' Full-CMOS 2-GHz WCDMA Direct Conversion Transmitter and Receiver,' IEEE Journal of Solid-State Circuits, Vol. 38, No.1, pp. 43-53, Jan 2003 https://doi.org/10.1109/JSSC.2002.806280
  12. Kang-Yoon Lee et al., 'Full-CMOS 2.4GHz Wideband CDMA Transmitter and Receiver with Direct Conversion Mixers and DC-Offset Cancellation,' Symposium On VLSI Circuits Conference, pp. 7-10, June. 2001 https://doi.org/10.1109/VLSIC.2001.934177
  13. Kang-Yoon Lee et al., 'A single-chip 2.4GHz direct-conversion CMOS transceiver with GFSK modem for Bluetooth application,' Symposium On VLSI Circuits Conference, pp. 245-246, June. 2001 https://doi.org/10.1109/VLSIC.2001.934253