한국정보통신학회논문지 (Journal of the Korea Institute of Information and Communication Engineering)

  • 제14권1호
  • /
  • Pages.197-204
  • /
  • 2010
  • /
  • 2234-4772(pISSN)
  • /
  • 2288-4165(eISSN)
한국정보통신학회 (The Korea Institute of Information and Commucation Engineering)
권호 표지
DOI QR코드

DOI QR Code

스위치형 커패시터를 이용한 새로운 형태의 3차 직렬 접속형 시그마-델타 변조기

A Novel Third-Order Cascaded Sigma-Delta Modulator using Switched-Capacitor

  • 류지열 (부경대학교 전자컴퓨터정보통신학부) ;
  • 노석호 (안동대학교 전자공학과)
  • 발행 : 2010.01.30
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문은 저 전압 및 저 왜곡 스위치형 커패시터 (switched-capacitor, SC)를 적용한 새로운 형태의 몸체효과 보상형 스위치 구조를 제안한다. 제안된 회로는 저 전압 SC회로를 위해서 rail-to-rail 스위칭을 허용하며, 기존의 부트스트랩 된 회로 (19dB)보다 더 우수한 총 고조파 왜곡을 가진다. 설계된 2-1 캐스케이드 시그마 델타 변조기는 통신 송수신 시스템내의 오디오 코덱을 위한 고해상도 아날로그-디지털변환을 수행한다. 1단 폴드형 캐스코드 연산증폭기 및 2-1 캐스케이드 시그마 델타 변조기는 0.25 마이크론 이중 폴리 3-금속 표준 CMOS 공정으로 제작되었으며, 2.7V에서 동작한다. 연산증폭기의 1% 정착시간은 16 pF의 부하 용량에 대해 560ns를 보였다. 제작된 시그마 델타 변조기에 대한 검사는 비트 스트림 검사 및 아날로그 분석기를 이용하여 수행 되었다. 다이크기는 $1.9{\times}1.5\;mm^2$였다.

This paper proposes a new body-effect compensated switch configuration for low voltage and low distortion switched-capacitor (SC) applications. The proposed circuit allows rail-to-rail switching operation for low voltage SC circuits and has better total harmonic distortion than the conventional bootstrapped circuit by 19 dB. A 2-1 cascaded sigma-delta modulator is provided for performing the high-resolution analog-to-digital conversion on audio codec in a communication transceiver. An experimental prototype for a single-stage folded-cascode operational amplifier (opamp) and a 2-1 cascaded sigma-delta modulator has been implemented m a 0.25 micron double-poly, triple-metal standard CMOS process with 2.7 V of supply voltage. The 1% settling time of the opamp is measured to be 560 ns with load capacitance of 16 pF. The experimental testing of the sigma-delta modulator with bit-stream inspection and analog spectrum analyzing plot is performed. The die size is $1.9{\times}1.5\;mm$.

키워드

참고문헌

  1. J.-Y. Ryu and S.-H. Noh, "Design of the New Third-Order Cascaded Sigma-Delta Modulator for Switched-Capacitor Application," Conference of the Korean Institute of Maritime Information & Communication Science, Vol. 10, No. 1, pp. 906-909, May 2006.
  2. S. Espejo et al, "A $0.8-{\mu}m CMOS programmable Analog-Array-Processing Vision Chip with Local Logic and Image Memory", Proceedings of European Solid-State Cirucits Conference, pp. 280-283, 1996.
  3. P. R. Gray, "Analog ICs in the Submicron Era: Trends and Perspectives," Proceedings of IEEE Electron Devices Meeting, pp. 5-9, 1987.
  4. B. E. Boser and B. A. Wooley, "The Design of Sigma-Delta Modulation Analog-to-Digital Converters," IEEE J. of Solid-State Circuits, vol. sc-23, no. 4, pp. 1298-l308, Dec. 1988.
  5. S. Rabii and B. A. Wooley, The Design of Low-Voltage, Low-Power Sigma-Delta Modulators. Boston: Kluwer Academic Publishers, 1999.
  6. J. C. Candy, "A Use of Double Integration in Sigma-Delta Modulation," IEEE Trans. on Communications, vol. 33, pp. 249-258, Mar. 1985. https://doi.org/10.1109/TCOM.1985.1096276
  7. D. B. Ribner, "A Comparison of Modulator networks for High-Order Oversampled Analog-to-Digital Converters ," IEEE Trans. on Circuits and Systems, vol. 38, pp. 145-159, Feb. 1991. https://doi.org/10.1109/31.68293
  8. R. W. Adams, The Design of High-Order Single-Bit ADCs, Chapter 5 in the book, Delta-Sigma Data Converters: Theory, Design and Simulation. pp. 165-192, New York, IEEE Press, 1997
  9. J. C. Candy and G. C. Temes, Oversampling Delta-Sigma Data Converter. IEEE Press, New York, 1992.
  10. S. W. Kim and E. Greeneich, "Body effect compensated switch for low voltage switched-capacitor circuits," Proc. Int. Symp. on Circuits and Systems, vol. 4, pp. 437-440, May 2002.
  11. L. Williams and B. Wooley, "Third-order cascaded sigma-delta modulators," IEEE Trans. on Circuits and Systems II, vol. 38, pp. 489-498, May 1991. https://doi.org/10.1109/31.76485