Abstract
In this paper, we design the PCS(Physical Coding Sublayer) transmitting and receiving module for 400/1000 Ethernet and verify the performance of it through logic simulation. In this work, we defined each function module and internal/external control signals and implemented them using HDL programming language. We also designed 64B/66B encoding/decoding, scrambling/descrambling including operation mode, detection of invalid frames, and multi-lane based distribution/arrangement. It was simulated using ModelSim and verified in terms of the operation and timing according to input data. The simulation result shows that all designed modules in 400/100G Ethernet are correctly performed.
본 논문에서는 40G/100G 이더넷의 구조적 특징을 고려하여 PCS(Physical Coding Sublayer) 송수신부를 설계하고 로직 시뮬레이션을 통하여 각 모듈의 기능을 검증한다. 이를 위하여 PCS 송수신부의 기능 모듈 및 입출력 신호를 정의하고 HDL 프로그래밍 언어를 사용하여 각 가능을 구현하였다. 설계한 PCS 송수신부는 64B/66B 인코딩과 디코팅, 동작 모드에 따른 스크램블링과 디스크램블링, 송수신 프레임의 유효성 여부 판단 기능, 다중 레인 분배 및 정렬 기능을 제공한다. 설계한 PCS 송수신부의 기능 검증을 위하여 ModelSim 시뮬레이터를 이용하였으며, 입력 데이터에 따른 모듈 동작 및 타이밍 관점에서 기능을 확인하였다. 이를 통하여 설계한 PCS 송수신부의 각 기능 모듈에 올바르게 동작함을 확인할 수 있었다.