한국통신학회논문지 (The Journal of Korean Institute of Communications and Information Sciences)

한국통신학회 (The Korean Institute of Commucations and Information Sciences)
권호 표지

4-레벨 낸드 플래시 메모리에서 오류 발생 패턴 제거 변조 부호

Modulation Code for Removing Error Patterns on 4-Level NAND Flash Memory

  • 박동혁 (숭실대학교 정보통신전자공학부 정보저장 및 통신 연구실) ;
  • 이재진 (숭실대학교 정보통신전자공학부 정보저장 및 통신 연구실) ;
  • 양기주 (동국대학교 정보통신공학과)
  • 투고 : 2010.11.23
  • 심사 : 2010.12.10
  • 발행 : 2010.12.31
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

한 셀에 2비트를 저장하는 낸드 플래시 메모리에서는 한 셀에 저장되는 전압의 양을 4-레벨로 나누어 데이터를 구분한다. 이 4-레벨을 낮은 전압부터 각각 E, P1, P2, P3라고 할 때, 인접한 두 셀이 각각 E와 P3 레벨로 저장하게 되면, 통계적으로 이 부분에서 많은 데이터의 오류가 발생한다. 따라서 본 논문에서는 인접한 두 셀의 값이 E와 P3의 패턴이 연속해서 나오지 않게 하는 부호화 방법을 통해 연속된 셀에서 E와 P3가 붙어 나오는 패턴을 제거한다. 본 논문에서는 5심볼과 6심볼의 코드워드일 때의 부호/복호 방법을 소개한다. 5심볼을 만드는 부호화 방법은 입력 데이터가 9비트이며, 패리티는 1비트이고 부호율은 0.9 (9/10) 이다. 또한, 6심볼을 만드는 부호화 방법은 입력 데이터가 11비트 이며, 패리티는 1비트이며, 부호율은 0.916 (11/12) 이다.

In the NAND flash memory storing two bits per cell, data is discriminated among four levels of electrical charges. We refer to these four levels as E, P1, P2, and P3 from the low voltage. In the statistics, many errors occur when E and P3 are stored at the next cells. Therefore, we propose a coding scheme for avoiding E-P3 or P3-E data patterns. We investigate two modulation codes for 9/10 code (9 bit input and 5 symbol codeword) and 11/12 code (11 bit input and 6 symbol codeword).

키워드

참고문헌

  1. T. Tanzawa et al., "A compact on-chip ECC for low cost Flash Memories," IEEE Journal of Solid-State Circuits, Vol.32, No.5, pp. 662-669, May 1997. https://doi.org/10.1109/4.568829
  2. B. Polianskikh and Z. Zilie, "Induced errorcorrecting code for 2bit-per-cell multi-level DRAM," Proceeding of the 44th IEEE 2001 Midwest Symposium on Circuits and Systems, Vol.2, pp.352-355, Aug. 2001.
  3. R. Bez et al., "Introduction to flash memory," Proceeding of the IEEE, Vol.91, No.4, pp. 489-502, April 2003. https://doi.org/10.1109/JPROC.2003.811702
  4. K. Takeuchi et al., "A source-line programming scheme for low-voltage operation NAND flash memories," IEEE Journal of Solid-State Circuits, Vol.35, No.5, pp.672-681, May 2000. https://doi.org/10.1109/4.841463
  5. S. Satoh et al., "A novel channel boost capacitance (CBC) cell technology with low program disturbance suitable for fast programming 4 Gbit NAND flash memories," Symposium on VLSI Technology Digest of Technical Papers, pp.108-109, June 1998.
  6. J. Lee, S. Hur, and J. Choi, "Effects of floating-gate interference on NAND flash memory cell operation," IEEE Electron Device Letters, Vol.23, No.5, pp.264-266, May 2002. https://doi.org/10.1109/55.998871
  7. B. Chen, X. Zhang, and Z. Wang, "Error correction for multi-level NAND flash memory using Reed-Solomon codes," IEEE Workshop on Signal Processing Systems, pp.94-99, Oct. 2008.
  8. M. Grossi, M. Lanzoni, and B. Ricco, "Program schemes for multilevel flash memories," Proceeding of the IEEE, Vol.91, No.4, pp. 594-601, April 2003.
  9. K. Takeuchi, T. Tanaka, and T. Tanzawa, "A multipage cell architecture for high-speed programming multilevel NAND flash memories," IEEE Journal of Solid-State Circuits, Vol.33, No.8, pp.1228-1238, Aug. 1998. https://doi.org/10.1109/4.705361
  10. 조민구, 주영화, 한영수, 진교원, "Disturbanc 에 취약한 패턴 추출 방법," 제 10회 한국테스트학술대회, G-2, 2009년 6월 24일.