

TFT-LCD용 Data Driver 설계

김태욱·김종석·최병덕 (한양대학교)


I. 서론

TFT-LCD는 우수한 화질, 낮은 소비전력, 뛰어난 휴대성을 장점으로 내세워 소형부터 대형까지의 디스플레이 시장 전체를 지배하고 있다. 몇 년 전까지만 하더라도 40인치 이상의 대화면 TV 시장은 PDP가 차지하고, 10인치~40인치 사이의 중형 화면을 TFT-LCD가 시장의 주축을 이룰 것이라는 견해가 일반적이었다. 그러나 유리 기판 크기가 8세대를 넘어가며 50인치 이상의 화면에 대한 생산성이 크게 향상되어, TFT-LCD가 대화면 시장에서도 우위를 보이고 있다. 또한 우수한 화질과 동영상 구현 등의 강점을 앞세워, mobile display 시장에서 STN-LCD를 대체하며, 소형 디스플레이 시장 또한 잠식하였다. 결국 중간 크기의 화면에 출발한 TFT-LCD는 소형화면에서 대화면에 이르는 거의 전 규모의 화면 크기를 아우르는 시장 지배적 평판 디스플레이 기술로 자리 잡게 되었고, LED backlight, 3D TV 등의 새로운 시장을 개척하여 지배력을 더욱 공고히 하고 있다. 본 고에서는 이와 같은 TFT-LCD의 화질, 소비 전력, 가격 등에 큰 영향을 미치는 핵심 부품인 data

driver의 설계 기술에 대해서 알아보려고 한다.

II. TFT-LCD Data Driver의 일반적인 구성과 동작

<그림 1>은 8-bit data driver의 block diagram이다. data driver의 대강의 동작을 설명하면 다음과 같다. TFT-LCD에 인가되는 영




<그림 1> TFT-LCD data driver의 구성

상 신호는, 표시하고자 하는 color depth에 따라, R, G, B 각각 6-bit, 8-bit 또는 10-bit으로 구성된다. 각 row의 pixel에 해당하는 digital video data가 순차적으로 들어오면 shift register는 sampling latch의 cell을 순차적으로 enable 시켜 각 위치에 해당하는 video data를 sampling 한다. One row-line time 동안 위와 같은 sampling 동작이 완료되면, LOAD 신호에 의해 sampling latch에 저장된 모든 영상 신호가 동시에 holding latch로 전달되어 one row-line time 동안 유지되며, 이 영상 신호는 곧바로 DAC로 전달된다. Sampling latch는 holding latch로 영상 신호를 전달한 후, 다음 row의 영상 신호를 sampling하기 시작한다. 영상 신호는 DAC를 통해 TFT-LCD 구동에 필요한 analog 전압으로 변환된다. TFT-LCD panel의 data line은 매우 큰 capacitive load(수십~수백 pF)이기 때문에 신속한 충전 및 방전을 위해 buffer amplifier를 통해 구동하게 된다.

III. DAC(Digital-to-Analog Converter)


DAC의 성능을 나타내는 지표에는 resolution, output range, INL, DNL, gain error, offset error 등이 있다. Resolution은 DAC가 출력하는 전압을 몇 단계로 나누어 출력하는지를 나타내는 지표이다. 일반적인 DAC의 경우 binary code를 입력 받기 때문에, 입력 받는 binary code의 bit 수를 resolution으로 표시한다. <그림 2>와 같이 INL(Integral Non-Linearity)은 설계 출력값과 실제 출력값 차이 중 최대값을 나타내고, DNL(Differential Non-Linearity)는




<그림 2> INL과 DNL

설계한 출력값 간격과 실제 출력값 간격 차이 중 최대값을 나타낸다. Gain error는 설계한 DAC 이득값과 실제 출력되는 이득값 사이의 오차를 나타내며, offset error는 DAC의 최저 출력값에서 설계값과 실제값 사이의 오차를 나타낸다.


TFT-LCD data driver에서 사용되는 DAC는 액정의 전기광학적 특성 때문에 <그림 5>와 같이 비선형적 출력의 DAC를 사용해야 한다. 또한 data driver에는 다수의 DAC가 동시에 사용되어 하나의 화면을 표시해야 하기 때문에 uniformity가 특히 중요하며, 제조의 역전현상을 막기 위해 monotonicity가 보장되어야 한다.



<그림 3> Gain error




〈그림 4〉 Offset error




〈그림 5〉 TFT-LCD용 DAC의 입력-출력 곡선

이와 같은 조건에 가장 적합한 형태의 DAC가 <그림 6>과 같은 R-string based DAC이다. 하지만 R-string based DAC의 경우 decoder로 인해 큰 면적을 차지하고, resolution이 1 bit 늘어날 때 마다 DAC의 면적은 2배로 증가한다. Data driver IC에서 DAC의 면적은 절반 이상을 차지하므로, DAC의 면적 증가는 곧바로 chip 가격 상승으로 이어진다. 따라서 앞서 말한 성능 요소를 만족하고, 높은 resolution의 DAC를 저면적으로 구현하는 것이 DAC 설계에 있어 가장 중요한 issue 이다.

본 고에서는 고해상도를 구현하면서 면적 문제 해결을 시도한 data driver용 DAC 몇 가지를 소개하고자 한다. <그림 7>은 8-bit R-string



〈그림 6〉 ROM-type R-string based DAC




〈그림 7〉 8-bit R-DAC와 2-bit C-DAC를 조합하여 구현한 10-bit DAC^[1]

DAC와 2-bit capacitor DAC를 조합하여 10-bit DAC를 구현한 예시이다^[1]. 8-bit R-string DAC에서 2개의 analog voltage를 출력하면 2-bit capacitor DAC에서 R-DAC에서 출력한 두 전압을 다시 4개의 전압으로 나눈다. capacitor가 커질수록 잡음에 대한 안정성이 상승하고 capacitor 비율 오차가 줄어들어 정확성이 개선되지만 반대로 동작 속도가 감소하고 면적 문제가 발생한다. 또한 스위치의 크기가 커지면 저항이 줄어들어 동작 속도가 상승하지만, switching 동작에 따른 charge injection과


clock feedthrough 등의 switching error가 더 크게 발생한다.

<그림 8>은 8-bit R-string based DAC와 2-bit R-string DAC를 조합하여 10-bit DAC를 구현한 예시이다^[2]. 8-bit DAC와 2-bit DAC 사이에 unity gain buffer amplifier를 사용하여 두 DAC를 분리시켰는데 buffer amp의 사용으로 인하여 10-bit DAC 출력에 buffer amplifier의 offset으로 인한 오차가 더해져 DAC 출력의 정확성과 화면의 균일성을 해치게 된다. 또한 매 channel 마다 한 쌍의 buffer amplifier가 사용되므로 이로 인한 소비 전력 및 면적 증가가 발생한다.

이러한 문제를 해결하기 위하여 8-bit R-DAC와 2-bit R-DAC 사이에 buffer amplifier를 사용하지 않는 구조가 발표되었다^[2]. 이 방식은 buffer amplifier를 사용하는 대신 <그림 9>처럼 2-bit R-string이 8-bit R-string과 직접 연결되었을 때 부하 효과로 인한 출력값의 error를 정량적으로 분석하고, 이를 출력의 monotonicity를 유지하는 값인 1/2 LSB 이내가 되도록 설계하였다. 하지만 부하 효과로 인한 출력 전압의 왜곡을 1/2 LSB 이하로 하기 위해서는 2-bit R-string의 저항값을 매우 크게 설계




<그림 8> 8-bit R-DAC와 2-bit R-DAC, buffer amplifier를 이용하여 구현한 10-bit DAC^[2]




<그림 9> 8-bit R-DAC와 2-bit R-DAC를 조합하여 구현한 10-bit DAC^[2]

해야 하므로 동작속도가 저하되고, data driver의 면적이 커지는 문제가 발생한다.

<그림 10>은 cyclic DAC라고 불리는 serial capacitor 방식 DAC의 동작을 나타낸다^[3]. cyclic DAC의 bit 수는 phase1, 2 스위치 동작의 횟수에 의해 결정되며, resolution의 증가에 관계없이 면적이 일정하기 때문에, 회로 면적 면에서 매우 유리한 구조이다. 또한 switched capacitor 동작에 의해 buffer amplifier의 offset 전압이 보상되어 별도의 offset 전압 보상 구간이나 회로가 필요하지 않다. 그러나 capacitor의 정합 문제와 switch 동작이 이루어질 때마다 누적되는 switching error가 DAC 출력의 정확성



<그림 10> Cyclic DAC의 동작^[3]



〈그림 11〉 10-bit linear variable-current-control interpolation DAC^[4]

을 저해하고, switching 동작을 반복적으로 수행해야 하므로, DAC의 동작에 필요한 시간이 상대적으로 오래 소요된다. 또한 출력되는 전압값이 linear 하므로, TFT-LCD의 data driver에 적용하기 위해서는 실제 처리하는 data의 resolution보다 더 큰 resolution을 가지는 DAC를 구현해야 한다.


〈그림 11〉은 6-bit R-string DAC와 4-bit current DAC, buffer amplifier를 조합하여 만든 10-bit DAC이다^[4]. Buffer amplifier의 입력 transistor에 R-string based DAC의 두 출력을 입력하고, 4-bit current DAC를 이용하여 두 전압을 interpolation 한다. 하지만 channel uniformity와 monotonicity를 해결하기 위해서는 current DAC를 크게 설계해야 하는 단점이 있다.

IV. Buffer Amplifier

TFT-LCD의 액정은 인가전압의 극성에는 무

관하고 전압의 크기에 의해 빛의 투과율이 결정된다. 따라서 원하는 밝기(gray scale)에 해당하는 전압을 픽셀(pixel)에 인가하면 원하는 영상을 얻을 수 있다. 하지만 DC 전압을 인가할 경우, 패널(panel)의 공정 과정에서 발생한 전하를 띤 불순물이 액정 양단의 전극에 붙어서 화면에 잔상이 남는 image sticking 현상이 발생한다. Image sticking 현상을 제거하려면 픽셀에 같은 크기의 양전압과 음전압을 주기적으로 번갈아가면서 인가하는데 이를 polarity inversion 이라고 하고 그때의 주파수를 frame rate라고 한다.

Polarity inversion에는 다양한 방법이 있다. Frame inversion은 패널의 data line 및 픽셀의 capacitance를 충, 방전 주파수가 낮기 때문에 소비전력이 작지만 horizontal 및 vertical crosstalk 현상이 나타난다. 또한 양전압과 음전압 크기의 mismatch로 인해 화면이 깜빡이는 현상(flicker)이 나타난다. Line inversion은 인접한 column line에 양전압과 음전압이 교차되므로 flicker현상이 줄어든다. 하지만 vertical crosstalk 현상이 발생한다. One-dot inversion




〈그림 12〉 Polarity inversion의 종류

은 인접한 각각의 픽셀에 양, 음전압이 교차되므로 flicker 현상이 가장 작다는 장점이 있다. 하지만 패널의 data line을 row line마다 충, 방전해야 하므로 소비전력이 매우 크다. 마지막으로 N-dot inversion은 flicker 현상을 줄이면서도 소비전력을 작게 한다는 장점이 있다.

최근 들어 대화면, 고화질 TFT-LCD에 대한 소비자의 요구가 증가하면서 data driver buffer에도 해결해야 할 기술적인 몇 가지 문제들이 있다. 첫 번째는 해상도(resolution) 및 frame rate 증가에 따른 row-line 시간의 감소이다. 픽셀에 원하는 전압을 인가하기 위해서는 충분한 충전시간이 필요하지만, 식(1)에 나타나듯이 해상도 및 frame rate의 증가는 row-line 시간을 감소시킨다. 식(1)의 T_{ROW} 는 row-line 시간, N_{ROW} 는 row-line의 개수 그리고 f_{FR} 은 frame rate를 나타낸다.

$$T_{ROW} = \frac{1}{N_{ROW} \times f_{FR}} \quad (1)$$

두 번째는 TFT-LCD 화면의 크기가 증가함에 따라 buffer가 구동해야 할 부하가 늘어나는 문제이다. 〈그림 13〉은 Buffer와 패널의 data line 및 픽셀의 모델이다. TFT-LCD의 화면이




〈그림 13〉 Buffer 및 Panel의 모델

커지면 각 픽셀과 연결되어있는 data line의 기생 capacitance 및 기생 저항이 커진다. 따라서 픽셀까지의 RC time-constant가 증가하기 때문에 V_{pixel} 에 원하는 전압이 인가되기 까지 걸리는 시간이 길어진다. Row-line 시간이 줄어드는 현상과 RC time constant가 늘어나는 문제가 함께 발생하면 주어진 시간 안에 원하는 전압을 픽셀에 인가할 수 없는 현상이 나타난다.

이러한 문제점을 해결하는 가장 직접적인 해결방법은 Buffer의 slew-rate를 향상시키는 것이다. Buffer의 출력노드인 V_{near} 를 최대한 빠르게 충,방전한다면 짧은 row-line 시간 안에 원하는 전압을 픽셀에 인가할 수 있다.

TFT-LCD data driver buffer는 출력전압의 이득오차(gain error)를 줄이기 위해 높은 전압 이득을 가져야하고, data driver DAC의 전체 출력 전압 범위를 전달하기 위해 rail-to-rail 동작이 가능해야 한다. 또한 소비전력이 적은 N-dot inversion을 구현하기 위해 push-pull 동작이 가능해야 한다. 적은 소비전력 및 저면적 구조 또한 중요한 성능 척도이다. 이러한 조건을 만족하기 위해 〈그림 14〉의 rail-to-rail folded cascode class-AB opamp가 TFT-LCD data driver에 널리 사용되고 있다^[5]. 이 opamp는 전압이득이 크고 rail-to-rail의 입출력 범위를 가지며 소비전력이 작고 push-pull 동작이 가능하므로 data driver buffer amplifier에 적합하다.



〈그림 14〉 Rail-to-rail folded cascode class-AB opamp

그러나 [5]의 amp를 data driver buffer로 사용하기에는 제약이 있다. 줄어드는 row-line 시간 문제를 해결하려면 TFT-LCD data driver buffer amplifier의 slew-rate를 향상시켜 정착시간(settling time)을 줄여야 한다. 하지만 [5]의 opamp는 식(2)에 나타냈듯이 바이어스 전류 및 보상 캐패시터(compensation capacitor)에 의해 한정된 slew-rate를 가진다.

$$SR = \frac{I_{tail}}{C_c} \quad (2)$$


slew-rate를 증가시키기 위해서는 op-amp의 tail current (I_{tail})를 증가시키거나 보상 캐패시터(C_c)를 줄여야 한다. 하지만 보상 캐패시터를 줄일 경우 위상여유(phase margin)가 감소하여 시스템이 안정되지 못하게 되고, I_{tail} 을 증가시키는 경우, 소비전력이 증가한다. 또한 [5]의 op-amp는 트랜지스터의 수가 많기 때문에 면적이 크다는 단점이 있다.

이에 따라, 높은 slew-rate를 가지며, 면적과 소비전력이 작고 Push-Pull 동작이 가능한


data driver buffer가 여러 논문에서 소개되었다.

일반적인 2-stage opamp는 구조가 간단하고 트랜지스터 개수가 적어서 면적이 작다는 장점이 있다. 그리고 비교적 큰 전압이득을 가지고 있고 소비전력이 적어서 data driver buffer에 적합하다. 하지만 class-A구조이기 때문에 push-pull 기능이 없어서 N-dot inversion에 사용할 수 없다는 단점이 있다.

〈그림 15〉는 일반적인 2-stage opamp에 comparator를 추가하여 push-pull 동작이 가능하도록 만든 data driver buffer이다. 세부 동작은 다음과 같다. V_{IN+} 가 상승할 때에는 M6H의 게이트 전압이 내려간다. 따라서 M6H 트랜지스터가 큰 전류를 흘려서 LCD panel의 data line 및 픽셀을 빠른 시간에 충전한다. 이 때 comparator의 출력전압은 VSS에 가깝게 내려가므로 MH는 꺼진 상태다. V_{IN+} 가 내려갈 경우, M6H가 꺼지고 M7H로 전류가 흘러 부하에 충전된 전압을 방전



〈그림 15〉 Opamp in [6]



〈그림 16〉 Opamp in [7]

한다. 하지만 M7H의 게이트 전압은 바이어스인 전압인 V_{BN} 으로 고정되어 있으므로, M7H로 흐르는 전류는 제한된다. 이 때 comparator의 output 전압은 상승하기 때문에 MH에는 큰 V_{GS} 가 인가된다. 이에 따라 MH는 큰 방전 전류를 생성하므로 부하의 방전 시간이 단축된다.

〈그림 16〉은 기존의 2-stage opamp에 3개의 트랜지스터를 추가하여 positive feedback loop를 형성해 push-pull 기능을 구현했다. V_{IN+} 가 상승할 경우는 앞에서 설명한 [6]의 동작과 동일하다. V_{IN+} 가 하강할 경우 M5에 흐르는 전류가 증가하고, M8의 전류거울(current mirror)에 의해 M5의 증가한 전류가 M7에 전달된다. I_{M7} 은 다시 전류거울에 의해서 M6에 전달되어 M5에 흐르는 전류를 더욱 증가시킨다. 이러한 동작이 반복되면서 I_{M7} 이 계속해서 커진다. 또한 I_{M7} 은 전류거울에 의해 S배 만큼 증가하여 M10에 전달된다. 계속해서 상승하는 I_{M7} 은 큰 I_{M10} 을 만들고, 이는 부하 전압의 방전시간을 단축시킨다.

V. 결론

본 고에서는 고화질 TFT-LCD를 위한 data

driver의 설계에 대하여 살펴보았다. DAC에는 기존의 R-string based DAC의 resolution에 따른 면적문제를 해결하기 위한 몇 가지 방법들이 제안되었으나, 아직 완전한 해결책을 제시하지는 못하고 있다. Buffer amplifier의 경우 높은 slew-rate와 저면적, 저전력 push-pull 동작을 위한 몇 가지 방법이 제시되었으나 마찬가지로 완전한 해결책을 제시하지 못하고 있다. 따라서 고화질 TFT-LCD의 구현을 위해서는 이러한 문제들을 해결할 수 있는 새로운 data driver의 개발이 절실히 요구된다.


참고문헌

- [1] M. Goto, H. Katayanagi, Y. Ode, Y. Saitou, and K. Kotera, "Liquid Crystal Display Device With Influences of Offset Voltages Reduced," U.S. Patent 6,388,653, May 14, 2002.
- [2] Y.-C. Sung, O.-K. Kwon, and J.-K. Kim, "10-bit source driver with resistor-resistor-string digital-to-analog converter," *J. Soc. Inf. Display*, Vol.14, pp.371-377, 2006.
- [3] M. J. Bell, "An LCD Column Driver Using a Switch Capacitor DAC," *IEEE International Solid-State Circuits Conference*, pp.556-557, 2005.
- [4] H.-M. Lee, Y.-J. Jeon, S.-W. Lee, G.-H. Cho, H.-R. Kim, Y.-K. Choi, and M. Lee, "A 10b Column Driver with Variable-Current-Control Interpolation for Mobile Active-Matrix LCDs," *IEEE International Solid-State Circuits*

Conference, pp.266-267, 2009.

- [5] R. Hogervorst and J. H. Huijsing, *Design of low-voltage, low-power operational amplifier cells*, Kluwer Academic Publishers, 1996.
- [6] Y. S. Son, J. H. Kim, H. H. Cho, J.P. Hong, J. H. Na, D. S. Kim, D. K. Han, J.C. Hong, Y.J. Jeon, G. H. Cho, "A Column Driver with Low-Power Area-Efficient Push-Pull Buffer Amplifiers for Active-Matrix LCDs," *IEEE International Solid-State Circuits Conference*, pp.142-143, 2007.
- [7] H.Y.Zheng H.Y.Zheng, J.H.Wang, C.H.Tsai, C.T.Chang, C.C.Lee, C.Y. Wang, "Area-Efficient R-C DACs with Low-Offset Push-Pull Output Buffers for a 10-bit LCD Source Driver," *IEEE International Symposium on Circuits and Systems*, 2009, pp.1597-1600.

저자소개



김 태 욱

2008년 2월 한양대학교 공과대학 전자전기컴퓨터공학부 학사
 2010년 2월 한양대학교 공과대학 전자컴퓨터통신공학과 석사
 2010년 3월~현재 한양대학교 공과대학 정보디스플레이공학과 박사과정

주관심 분야 : Analog and mixed-signal IC design, Power management IC, Driving methods and circuits for flat panel displays, Hardware implementation of cryptographic devices



김 종 석

2010년 2월 한양대학교 공과대학 전자전기컴퓨터공학부 학사
 2010년 3월~현재 한양대학교 공과대학 전자컴퓨터통신공학과 석사과정

주관심 분야 : Analog and mixed-signal IC design, Power management IC, Driving methods and circuits for flat panel displays

저자소개



최 병 덕

1994년 2월 한양대학교 공과대학 전자공학과 학사
 1994년 2월 한양대학교 공과대학 전자공학과 석사
 2002년 2월 한양대학교 공과대학 전자공학과 박사
 2001년 3월~2005년 2월 LG전자 System IC 연구소 선임연구원
 2005년 3월~현재 한양대학교 공과대학 융합전자공학부 교수

주관심 분야 : Analog and mixed-signal IC design,
 Power management IC, Driving methods
 and circuits for flat panel displays,
 Hardware implementation of cryptographic
 devices