An Efficient Buffer Cache Management Scheme for Heterogeneous Storage Environments

이기종 저장 장치 환경을 위한 버퍼 캐시 관리 기법

  • 이세환 (서울대학교 컴퓨터공학부) ;
  • 고건 (서울대학교 컴퓨터공학부) ;
  • 반효경 (이화여자대학교 컴퓨터공학)
  • Received : 2010.04.24
  • Accepted : 2010.06.21
  • Published : 2010.10.15

Abstract

Flash memory has many good features such as small size, shock-resistance, and low power consumption, but the cost of flash memory is still high to substitute for hard disk entirely. Recently, some mobile devices, such as laptops, attempt to use both flash memory and hard disk together for taking advantages of merits of them. However, existing OSs (Operating Systems) are not optimized to use the heterogeneous storage media. This paper presents a new buffer cache management scheme. First, we allocate buffer cache space according to access patterns of block references and the characteristics of storage media. Second, we prefetch data blocks selectively according to the location of them and access patterns of them. Third, we moves destaged data from buffer cache to hard disk or flash memory considering the access patterns of block references. Trace-driven simulation shows that the proposed schemes enhance the buffer cache hit ratio by up to 29.9% and reduce the total I/O elapsed time by up to 49.5%.

플래시 메모리는 하드 디스크에 비해 크기가 작고 물리적 충격에 강하며 전력 소모가 적은 점 등 많은 장점을 가지고 있지만 아직까지 단위 공간당 가격이 높아 하드 디스크를 전면 대체하기는 어려운 실정이다. 최근 노트북 컴퓨터 동 일부 모바일 장치에서는 하드 디스크와 플래시 메모리를 함께 사용하여 두 매체의 장점을 극대화하려는 시도가 이루어지고 있다. 하지만 기존 운영체제는 이기종 저장 장치 환경이 아닌 단일 저장 장치 환경에 최적화되어 이러한 장점을 충분히 살리지 못하고 있다. 본 논문에서는 이를 해결하기 위해 세 가지 기법을 이용하는 새로운 버퍼 캐시 관리 기법을 제안한다. 첫째, 입출력 접근 패턴을 탐지하고 블록의 저장 위치 별 성능 특성을 분석한 후 동적 한계 효용에 근거하여 버퍼 캐시 공간을 할당한다. 둘째, 입출력 접근 패턴과 저장 장치 특성에 따라서 선택적으로 선반입 기법을 적용한다. 셋째, 버퍼 캐시에서 저장 장치로 쫓겨날 때 해당 블록의 접근 패턴에 따라 하드 디스크와 플래시 메모리 중 더 적합한 매체를 결정하고 그 매체에 블록이 저장되도록 한다. 제안하는 기법들을 트레이스 기반 시뮬레이션으로 검증한 결과 기존 기법에 비해 버퍼 캐시 적중률은 29.9%, 총 실행시간은 49.5% 향상되었다.

Keywords

References

  1. F. Chen, S. Jiang, and X. Zhang, "SmartSaver: Turning Flash Drive into a Disk Energy Saver for Mobile Computers," in ISLPED '06: Proceedings of the 2006 International Symposium on Low Power Electronics and Design, New York, NY, USA: ACM, pp.412-417, 2006.
  2. S. Jiang, F. Chen, and X. Zhang, "Clock-pro: An Effective Improvement of the Clock Replacement," in ATEC '05: Proceedings of the Annual Conference on USENIX Annual Technical Conference. Berkeley, CA, USA: USENIX Association, pp.323-336, 2005.
  3. D. Lee, J. Choi, J.-H. Kim, S. Noh, S. L. Min, Y. Cho, and C. S. Kim, "LRFU: A Spectrum of Policies that Subsumes the Least Recently Used and Least Frequently Used Policies," Computers, IEEE Transaction on, vol.50, no.12, pp.1352-1361, Dec 2001. https://doi.org/10.1109/TC.2001.970573
  4. J.M. Kim, J. Choi, J. Kim, S.H. Noh, S.L. Min, Y. Cho, and C.S. Kim, "A Low-overhead High-Performance Unified Buffer Management Scheme that Exploits Sequential and Looping References," In Proceedings of the 4th conference on Symposium on Operating System Design and Implementation, 2000.
  5. S.-y. Park, D. Jung, J.-u. Kang, J.-s. Kim, and J. Lee, "CFLRU: A Replacement Algorithm for Flash Memory," in Proceedings of the 2006 International Conference on Compilers, Architecture and Synthesis for Embedded Systems, ser. CASES '06. New York, NY, USA: ACM, pp.234-241, 2006.
  6. H. Jung, H. Shim, S. Park, S. Kang, and J. Cha, "LRU-WSR: Integration of LRU and Writes Sequence Reordering for Flash Memory," Consumer Electronics, IEEE Transactions on, vol.54, no.3, pp.1215-1223, August 2008. https://doi.org/10.1109/TCE.2008.4637609
  7. H. Jo, J.-U. Kang, S.-Y. Park, J.-S. Kim, and J. Lee, "FAB: Flashaware Buffer Management Policy for Portable Media Players," Consumer Electronics, IEEE Transactions on, vol.52, no.2, pp.485-493, may 2006. https://doi.org/10.1109/TCE.2006.1649669
  8. H. Kim and S. Ahn, "BPLRU: A Buffer Management Scheme for Improving Random Writes in Flash Storage," in FAST '08: Proceedings of the 6th USENIX Symposium on File and Storage Technologies, pp.239-252, 2008.
  9. J. Choi, S. Cho, S. Noh, S. Lyul, and Y. Cho, "Analytical Predictionof Buffer Hit Ratios," Electronics Letters, vol.36, no.1, pp.10-11, Jan2000. https://doi.org/10.1049/el:20000015