

3레벨 NPC 인버터 개방성 고장 시 중성점 전압변동에 관한 연구

朴鍾齊*, 朴炳建**, 河東鉉***, 玄東石†

A Study on the Neutral Point Potential Variation under Open-Circuit Fault of Three-Level NPC Inverter

Jong-Je Park, Byoung-Gun Park, Dong-Hyun Ha and Dong-Seok Hyun

요 약

중성점 클램핑 방식(Neutral Point Clamped) 인버터로 알려져 있는 3레벨 NPC 인버터는 그 구조적 특성상 직류-링크(DC-link) 중성점(Neutral Point)에서 전압이 변동한다. 지금까지 많은 논문에서 이 문제에 대한 연구가 진행되었고 다양한 형태의 해결책들이 제시되었다. 그러나 인버터 내부에서 고장이 발생하여 그에 따른 고장허용제어가 NPC 인버터 시스템에 적용되었을 경우 중성점 전압변동은 정상 운전 시 나타나는 전압변동과 다르게 나타나기 때문에 고장허용 제어에 따른 중성점 전압변동에 대한 분석이 필요하다. 본 논문에서는 삼각파 비교 변조방법을 시스템에 적용하였을 경우 정상 운전과 고장 발생 과 고장허용 제어 적용 시 직류-링크 중성점 전압 변동이 어떤 양상으로 나타나는지 분석하고 고장허용 제어에 의한 NPC 인버터의 고장검출 시간과 커패시터의 용량 사이의 관계를 고찰하였다. 시뮬레이션과 실험 결과를 이용하여 이론적 분석의 타당성을 검증하였다.

ABSTRACT

Three-level Diode Clamped Multilevel Inverter, generally known as Neutral-Point-Clamped (NPC) Inverter, has an inherent problem causing Neutral Point (NP) potential variation. Until now, in many literatures NP potential problem has been investigated and lots of solutions have also been proposed. However, under fault and fault tolerant control, distinctive feature for NP potential variation problem was rarely published from the standpoint of reliability. In this paper, NP potential is analytically investigated both normal and faulty conditions under carrier based PWM. Subsequently, relation between fault detection time and size of capacitor is analyzed. This information is explored by simulation and experiment results, which contribute to enhance the reliability of inverter system.

Key Words : Neutral Point clamped multilevel inverter, Neutral Point(NP) potential variation, Carrier Based Pulse Width Modulation, Fault tolerant control

†교신저자 : 정회원, 한양대 전기제어생체공학부 교수

E-mail : dshyun@hanyang.ac.kr

*정회원, LS산전 중앙연구소 연구원

**정회원, 한양대 대학원 전기공학과 박사과정

***정회원, 현대로템(주) 기술연구소 책임연구원

접수일자 : 2008. 12. 26 1차 심사 : 2009. 2. 17

심사완료 : 2009. 7. 24

1. 서 론

멀티레벨 인버터의 한 종류인 다이오드 클램프드 방식의 Neutral Point Clamped (NPC) 인버터는 다른 형태의 멀티레벨 인버터에 비해 부가적인 커패시터가 필요 없고, 단일 전원을 이용하여 구동시킬 수 있기 때문에 고

압 직류 전송 시스템, 무효 전력 보상기, 고압 가변속 전동기 구동 시스템 등과 같이 다양한 응용분야에서 사용되고 있다^[1-2]. 고압 대용량 설비들에 많이 적용되는 NPC 인버터의 경우 내부적으로 많은 수의 스위칭 소자들이 복잡한 구조를 이루고 있기 때문에 인버터의 고장으로 인한 설비의 소손이나 이로 인한 추가적인 손실을 막기 위해 NPC 인버터의 성능 및 신뢰성 향상에 관한 연구가 필요하다.

일반적으로, NPC 인버터는 구조적으로 직류-링크(DC-link) 커패시터가 두 개로 분리되어 구성되기 때문에 두 커패시터 간의 전압 불균형 문제가 발생한다. 이러한 전압 불균형 문제는 직류-링크 커패시터의 중성점 변동을 가져오게 되어 NPC 인버터의 스위칭 소자와 직류-링크 커패시터에 전압 스트레스를 가중시키고 출력전압의 왜곡을 발생시킨다. 그 뿐만 아니라 전압변동의 범위가 스위칭 소자가 견딜 수 있는 특정 전압을 초과하게 될 경우 NPC 인버터 시스템 전체에 악영향을 미친다. 또한, NPC 인버터의 스위칭 소자의 고장 발생 시 중성점 전압 변동은 고장이 발생한 상뿐만 아니라 다른 상의 스위치에도 전압 스트레스를 가중시켜 부가적인 보호회로가 없다면 연속적인 스위치의 고장을 초래할 수 있다^[3]. NPC 인버터의 스위칭 소자에서 고장이 발생하게 되면 전체 시스템의 안전을 보장하기 위해 인버터의 동작은 정지되어야만 한다. 하지만, NPC 인버터가 높은 신뢰성이 요구되는 시스템에 적용된다면 고장이 발생하여도 연속적인 운전을 보장 하기위해 NPC 인버터 내부의 한 상에서 고장이 발생 하더라도 고장발생 후 NPC 인버터가 저감된 출력 상태로 동작하지만, 연속적으로 운전할 수 있는 고장허용 제어기법들이 연구되고 있다^[3-5]. 이러한 고장허용 제어기법들은 기본적으로 고장의 검출, 확인, 고장상의 분리 그리고 시스템의 재구성의 단계로 구성된다. NPC 인버터에서 고장이 발생하여 정상적으로 고장허용 제어가 이루어져 시스템을 재구성하여 운전될 때, 중성점 전압변동의 변동 폭은 고장 전에 비해 커진다. 만약, 고장검출 시간이 길어지게 되면 두 개의 직류-링크 커패시터의 전압불균형은 더욱 증가하게 된다. 이러한 현상은 NPC 인버터의 경우 기존 2-레벨 인버터와 달리 직류-링크 단이 두 개의 커패시터가 직렬 연결된 구조로 이루어져 있기 때문이다. 더구나 고장 발생 시에는 중복(redundancy) 스위칭 상태의 불안전성으로 인해 직류-링크의 두 커패시터 사이에 전압은 서로 반대 부호를 가지고 발산하게 된다. 따라서 고장검출 시간이 길어지게 될 경우 전압 불균형의 크

기는 NPC 인버터가 견딜 수 있는 범위를 넘어서게 되고, 시스템의 고장 후 연속적인 운전을 위해 고장허용 제어를 하여도 전체 시스템의 동작을 멈추어야만 한다. 이러한 NPC 인버터의 중성점 변동은 시스템의 신뢰성을 저하시키는 요인으로 발생할 수 있으므로, 고장 발생 시에 나타나는 중성점 변동에 대한 분석과 이해가 필요하다. 중성점 전압 변동을 최소화 하기위한 다양한 기법들^[6-8]이 제안되었지만, 이러한 기법들의 대부분은 큰 용량의 직류-링크 커패시터를 이용하거나 추가적인 회로를 구성하기 때문에 전체 NPC 인버터의 가격이나 크기를 고려하였을 경우 실질적인 적용은 어렵다.

본 논문에서는 NPC 인버터의 정상상태와 고장상태 그리고 고장허용 제어 시 나타나는 중성점 전압변동에 대해 연구하였으며 신뢰성을 보장할 수 있는 커패시터 용량선정 방법을 제안하였다. NPC 인버터에서 중성점 전압변동이 정상상태와 고장상태에서 어떠한 양상으로 나타나는지 스위칭 상태별로 분석하였으며, 고장이 발생하여 고장허용 제어기법을 시스템에 적용하였을 때 직류-링크 커패시터의 전압변동의 크기를 분석하여 고장허용 제어기법을 적용하였을 시 커패시터의 용량과 고장검출 시간과의 관계를 분석하였다. 본 논문의 NPC 인버터는 Carrier Based Pulse Width Modulation 중 하나인 삼각파 비교 전압변조방식을 사용하였으며, 본 논문에서 분석한 방법의 타당성을 검증하기 위해 PSIM을 이용한 시뮬레이션을 수행하였다.

2. NPC 인버터 시스템

그림 1은 NPC 인버터의 회로도도를 나타내고 있다. 3레벨 NPC 인버터는 역병렬 다이오드를 포함하는 12개의 스위치 소자($S_{a1} \sim S_{c3}$)와 6개의 클램핑 다이오드($D_1 \sim D_6$)로 구성된다.




그림 1 3레벨 NPC 인버터의 구성도
Fig. 1 Circuit Diagram of Three-level NPC Inverter

특히 직류-링크의 양의 버스와 음의 버스에 연결된 스위치를 외측 스위칭 소자라 하며 직류-링크의 중성점과 연결된 스위치를 내측 스위칭 소자라 한다. NPC 인버터는 각 상에 대해서 3가지의 스위칭 상태('P', 'O' 그리고 'N')가 존재하며, 이러한 3가지의 스위칭 상태를 조합하면, 27개의 스위칭 상태가 존재한다. NPC 인버터의 스위칭 상태와 스위칭 상태에 따른 폴-전압은 표 1과 같이 나타난다.

표 1 스위칭 상태 및 폴-전압
Table 1 Definition of switching state and pole-voltage

Switching States	Status of Switching Device				Pole voltage $V_{xo} (x=a,b,c)$
	S_{x1}	S_{x2}	S_{x3}	S_{x4}	
P	ON	ON	OFF	OFF	$+V_{dc}/2$
O	OFF	ON	ON	OFF	0
N	OFF	OFF	ON	ON	$-V_{dc}/2$

그림 2는 스위칭 상태와 스위칭 상태에 따른 공간전압벡터를 나타내며, 각 스위칭 상태에 따라 중성점에 흐르는 전류를 []안에 나타내었다. 공간전압벡터는 그 크기에 따라 4개의 그룹(large, medium, small, zero)으로 나눌 수 있다. 이러한 전압벡터를 중성점 전압변동의 관점에서 살펴보았을 때, 영 벡터(zero vector)인 PPP, NNN, OOO 상태와 큰 벡터(large vector)인 PNP, PPN, NPN, NPP, NNP, PNN 상태는 인버터 출력 단이 직류-링크 중성점에 연결되지 않기 때문에 중성점 전압변동에 영향을 끼치지 않는다. 반면에 공간전압 벡터에서 중복된 스위칭 상태를 가지는 작은 벡터(small vector)인 POO/ONN, PPO/OON, OPO/NON, OPP/NOO, OOP/NNO, POP/ONO 상태는 하나 이상의 출력이 클램핑 다이오드를 통해 직류-링크 중성점에 연결되기 때문에 중성점 전압변동의 주요한 원인이 된다.^[9]




그림 2 공간전압벡터도
Fig. 2 Space vector diagram in d-q plane

작은 벡터는 스위칭 상태의 구성에 따라 P-type 과 N-type으로 나눌 수 있다. P-type 작은 벡터는 스위칭 조합에서 P와 O상태를 포함하는 경우이며, N-type 작은 벡터는 N과 O상태를 포함하는 경우이다. 그리고 중복되는 한 쌍의 P-type과 N-type 작은 벡터는 각각 동일한 전압 크기를 가지지만 중성점 전류의 방향은 서로 반대가 된다. 중간 벡터(medium vector)인 PON, OPN, NPO, NOP, ONP, PNO 상태는 중성점 전압변동에 영향을 미치지만 중성점에서의 전류 방향은 결정되어지지 않는다.

3. NPC 인버터의 중성점 전압변동

3.1 정상 운전 시 중성점 전압변동

그림 3은 정상 운전 시 스위칭 상태에 따라 중성점 전압변동이 어떻게 나타나는지 보여준다. 그림 3(a)는 인버터가 영 벡터인 PPP 상태로 동작을 할 때 NPC 인버터의 간략화 된 회로연결을 보여준다. 각 상의 상위 스위칭 소자 2개가 턴-온이 된 상태로서 인버터의 부하단 a, b 그리고 c상은 직류-링크 양의 버스에 연결이 된다.




그림 3 정상 운전 시 중성점 전압변동
Fig. 3 Neutral point voltage variation under normal operation




그림 4 고장 발생 시 동작 가능한 스위칭 상태
Fig. 4 Available switching state in fault conditions

여기서, 직류-링크 중성점 'o' 가 부하단과 연결이 되지 않기 때문에 NNN, OOO 상태를 포함한 영 벡터 스위칭 상태는 중성점 전압변동에 영향을 미치지 않는다. 그림 3(b)는 NPC 인버터가 P-type 작은 벡터인 POO 상태의 회로구성을 나타낸다. 이 경우 부하가 직류-링크 양의 버스 와 중성점 사이에 연결되어 중성점 전류 i_{mp} 가 중성점으로 흘러들어가 상위 커패시터 전압 V_{cl} 을 방전시키고 하위 커패시터 전압 V_{c2} 를 충전시킨다. 반면, 그림 3(c)의 N-type 작은 벡터인 ONN 상태에서는 부하가 직류-링크 중성점과 음의 버스 사이에 연결되어 있기 때문에 상위 커패시터 전압 V_{cl} 이 충전되고 하위 커패시터 전압 V_{c2} 가 방전된다. 그림 3(d)는 중간 벡터인 PON 상태로서 직류-링크 중성점이 부하단과 연결되기 때문에 중성점 전압변동을 일으키지만 그 크기는 부하전류에 따라 다르게 나타난다. 그림 3(e)의 큰 벡터인 PPN 상태인 경우 부하단이 직류-링크 중성점에 연결이 되지 않기 때문에 중성점 전압변동에 영향을 미치지 않는다.

3.2 고장 발생 시 중성점 전압변동

그림 4는 NPC 인버터 각각의 스위칭 소자($S_{a1} \sim S_{c4}$)에서 개방성 고장 발생 시 동작 가능한 스위칭 상태를 나타내고 있다. 공간전압벡터의 어두운 부분은 고장 발생 시 동작 가능한 스위칭 상태 영역을 나타내며 나머지 부분은 동작 불가능한 스위칭 상태 영역을 나타낸다. 표 2에서는 각 스위칭 소자의 고장으로 인해 중성점 전압변동에 직접적인 영향을 미치는 스위칭 상태를 고장 스위치에 따라 분류하였다. 고장 발생 시 중성점 전압변동의 해석을 간단하게 하기 위해 개방된 형태의 스위치 고장은 A상에서 발생한 것으로 가정하고 해석하였다. 다른 상에서의 고장은 동일한 형태로 나타난다. NPC 인버터의 구조상 외측 스위치의 고장과 내측 스위치의 고장에 의한 해석이 다르게 나타날 수 있기 때문에 다음과 같이 개방된 형태의 고장이 발생한 스위치의 위치에 따라 중성점 전압변동에 대해 분석하였다.

표 2 개별 스위칭 소자 고장 시 중성점 전압변동에 영향을 미치는 스위칭 상태

Table 2 Switching states causing NP potential variation under fault conditions

Fault Mode	Small Vector		Medium Vectors
	P-type	N-type	
S _{a1} fault	PPO POO POP	none	PON PNO
S _{a2} fault	PPO POO POP	OON ONN ONO	PON PNO
S _{a3} fault	OPO OPP OOP	NON NOO NNO	NPO NOP
S _{a4} fault	none	NON NOO NNO	NPO NOP
S _{b1} fault	OPP OPO PPO	none	NPO OPN
S _{b2} fault	OPP OPO PPO	NOO NON OON	NPO OPN
S _{b3} fault	POO POP OOP	ONN ONO NNO	PNO ONP
S _{b4} fault	none	ONN ONO NNO	PNO ONP
S _{c1} fault	POP OOP OPP	none	ONP NOP
S _{c2} fault	POP OOP OPP	ONO NNO NOO	ONP NOP
S _{c3} fault	OPO PPO POO	NON OON ONN	OPN PON
S _{c4} fault	none	NON OON ONN	OPN PON

3.2.1 외측 스위칭 소자 고장

그림 4(a)의 외부 스위칭 소자 S_{ai}에서 개방성 고장이 발생하였을 때, 총 27가지의 스위칭 상태의 조합 중에서 9가지 조합이 동작 불가능한 상태가 된다. 그 중 중성점 전압변동에 영향을 미치는 스위칭 상태는 5가지 경우로써 P-type 작은 벡터인 PPO, POO, POP 상태와 중간 벡터인 PON, PNO 상태이다. 나머지 4가지 경우는 중성점에 영향을 미치지 않는 영 벡터 또는 큰 벡터로 동작한다. S_{ai} 스위치의 고장이 발생하면 P-type 작은 벡터는 정상 운전 시의 동작과 다르게 커패시터 전압 V_{cf}을 감소시키지 못한다. 반면, N-type 작은 벡터는 정상 상태와 같이 V_{cf}을 증가시킨다. 정상적인 동작이 불가능한 중간 벡터 PON, PNO 상태는 N-type 작은 벡터처럼 동작하기 때문에 V_{cf}의 전압은 증가한다. S_{ai} 스위치의 개방성 고장 시 상위 커패시터 전압은 지속적으로 상승하는 반면에, 하위 커패시터의 전압은 지속적으로 감소함으로써 전체 중성점 전압은 발산하게 된다.

3.2.2 내측 스위칭 소자 고장

그림 4(b)의 S_{a2} 스위치에서 고장이 발생한 경우 모

두 12가지의 스위칭 상태가 정상적으로 동작할 수 없으므로 중성점 전압변동에 영향을 미치게 된다. 하지만 이 중 스위칭 상태 OPO, OOP는 인버터가 Carrier Based PWM 방식으로 동작할 경우 부하전류가 $i_a < 0$ 이므로 S_{a2} 스위치에서 고장이 발생하더라도 이 전류를 S_{a3} 스위칭 소자와 클램핑 다이오드 D₂를 통해 흘려줄 수 있기 때문에 OPO, OOP상태에서의 중성점 전압변동은 고장 스위치에 상관없이 정상상태에서와 같은 패턴으로 변동한다. 각 섹터 별 부하전류의 방향은 그림 5를 통해 알 수 있다. 이 그림에서 어두운 부분은 부하전류 i_a 가 양의 방향으로 흐르는 경우이다. 중간 벡터 OPN, ONP 상태는 S_{a2} 스위칭 소자의 고장 시 정상적인 동작을 하지 않지만 a상을 제외한 b, c상이 각각 양의 bus와 음의 bus에 연결되기 때문에 이 두 벡터는 중성점 전압변동에 영향을 주지 않는 큰 벡터처럼 동작한다.

스위칭 소자 S_{a2} 고장 시 중성점 전압변동에 직접 영




그림 5 Va_{ref} > 0 에서 스위칭 상태의 활성영역
Fig. 5 Active region of switching state in space vector diagram for Va_{ref} > 0

향을 미치는 스위칭 상태는 다음과 같이 작은 벡터인 PPO/OON, POO/ONN, POP/ONO 상태와 중간 벡터인 PON, PNO 상태가 된다. 여기서 동일한 출력 전압을 나타내는 P-type 과 N-type 작은 벡터는 중성점에서 전압변동 양상이 서로 반대의 특징을 가지기 때문에 전압변동의 크기가 서로 상쇄되어 직류-링크 커패시터의 전압 발산에는 영향을 주지 않는다. 하지만 중간 벡터 PON와 PNO 상태가 N-type 중간 벡터로 동작하기 때문에 상위 커패시터 전압 V_{c1} 을 상승시키고 하위 커패시터 전압 V_{c2} 를 감소시킨다. 전압이 발산할 때의 기울기는 외측 스위칭 소자에서 고장이 발생한 경우보다 작게 나타난다.

3.3 고장허용 제어 시 중성점 전압변동

인버터 시스템이 스위치의 고장에 의해 고장허용 제어가 이루어질 경우 각 상에 양방향 스위치를 적용하여 시스템을 그림 6과 같이 재구성하게 된다. 양방향 스위치들은 고장 검출 후 인버터 회로를 재구성하여 정상 운전 시 양방향 스위치는 턴-오프 상태이지만 고장이 발생하여 고장 확인이 되면 고장 스위치가 포함된 상의 기존 스위치 제어신호는 모두 턴-오프가 되고 동시에 고장 상의 양방향 스위치는 턴-온 된다. 그에 따라 고장 상에 연결된 부하는 직류-링크 중성점에 연결되고 고장이 발생한 상의 폴-전압은 항상 0이 된다. 결과적으로 고장 후 시스템의 구조는 단지 두 개의 제어 가능한 상만을 가지게 된다.

a상의 내측 스위칭 소자 S_{a2} 에서 고장이 발생하였다 고 가정하였을 때 고장허용 제어 시 직류-링크 커패시터 전압변동은 고장이 발생한 상의 부하 전류 i_a 에 의존한다. 부하 전류는 양방향 스위치와 직류-링크 커패시터를 통해 순환하게 되므로 고장허용 제어 시 중성점 전압변동의 크기는 고장이 발생한 상의 부하전류와 직류-링크 커패시터의 용량에 따라 달라진다.




그림 6 고장허용제어 기능을 갖는 3레벨 NPC인버터 시스템
Fig. 6 Three-level NPC inverter system with fault tolerant ability




그림 7 고장 허용제어 시 각 스위칭 상태와 중성점 전압변동
Fig. 7 NP voltage variation under fault tolerance control condition in each switching state

그림 7은 NPC 인버터 시스템의 a상에서 고장이 발생하였을 때 고장허용 제어 시 동작 가능한 스위칭 상태에 따른 간략화 된 인버터 회로를 나타낸다. 여기에서 고장이 발생한 상의 부하단이 항상 직류-링크 중성점과 연결이 되어있기 때문에 중성점 전압변동의 주파수는 시스템의 출력주파수와 동일하다는 것을 알 수 있다. 그리고 정상상태에서 보다 직류-링크 커패시터의 충·방전 시간이 길어지기 때문에 중성점 전압변동의 폭은 더욱 커진다.

4. 고장검출 시간에 따른 커패시터 용량

고장 발생 시 전체 인버터 시스템에 끼치는 악영향을 최소화하기 위해서 고장 검출이 빠르고 정확하게 진행되어야 한다. 만약 고장 검출시간이 기준 전압 파형의 한 주기 이상이 되면 정상운전 시 중성점 전압변동과 같은 수준의 전압변동을 유지하기 위하여 커패시터의 용량이 증가되어야 한다.

고장검출 시간과 그에 따라 증가되어야 하는 커패시터 용량을 산정하기 위하여 직류-링크 중성점을 통해 흐르는 전류를 다음과 같이 구할 수 있다. 우선 임의의 출력 상 전압이 중성점에 클램핑 될 때 중성점 전

류가 다이오드를 통해 흐른다. 이때의 중성점 전류가 커패시터 전압의 불균형을 발생시킨다. 중성점 전류의 도통시간은 다음과 같은 식으로 표현할 수 있다.

$$D_x = \begin{cases} 1 - 2V_x/V_{dc} & (V_x > 0) \\ 1 & (V_x = 0) \\ 1 + 2V_x/V_{dc} & (V_x < 0) \end{cases} \quad (1)$$

여기서 D_x 는 중성점 전류의 도통시간 비율을 나타내고 V_x 는 인버터 상 전압을 나타낸다.

중성점 전류의 도통 시간 비율을 이용하여, a상에서 고장이 발생 하여 고장허용 제어 시 도통 시간 동안 흐르는 3상의 중성점 전류를 아래 식과 같이 나타낼 수 있다.

$$i_{np} = i_a + D_b i_b + D_c i_c \quad (2)$$

이 전류를 충전 혹은 방전 시간 동안 적분을 하여 Q_c 를 구한 다음 고장 허용제어 시 적용 될 수 있는 커패시터 용량을 구할 수 있다. 여기서 V_{DCmax} 는 직류-링크 커패시터가 허용 할 수 있는 최대 전압이다.

$$Q_c = \int \frac{i_{np}}{2} \cdot dt \quad (3)$$

$$C_{dc} = \frac{Q_c}{2 \cdot V_{DCmax}} \quad (4)$$

그림 8와 9는 각각 상위 스위칭 소자의 고장과 하위 스위칭 소자의 고장 시 고장검출 시간과 커패시터 용량 사이의 관계를 보여준다. X축과 Y축은 각각 고장검출 시간과 고장검출 시간에 따라 요구되는 커패시터 용량을 나타낸다. 여기서 f_{line} 은 출력 주파수이다. 즉, 고장허용 제어기능을 갖는 NPC 인버터 시스템에서 고장이 발생하였을 때 고장검출 시간이 출력 주파수의 한 사이클 이상이 되면 인버터 시스템의 신뢰성을 확보하기 위한 커패시터의 용량은 증가 되어야 한다. 특히, 외측 스위칭 소자에서 고장이 발생 한 경우 내측 스위칭 소자에서 고장이 발생 한 경우 보다 더욱 큰 용량의 커패시터가 필요하다. 고장의 발생은 특정 위치에서 발생하는 것으로 정의하기 어렵기 때문에 고장

허용 제어를 위한 커패시터의 용량은 내측 스위칭 소자를 기준으로 용량을 산정하는 것이 적합하다.




그림 8 상위 스위칭 소자 (Sa1, Sa2) 고장 시 고장검출시간에 따른 커패시터의 용량

Fig. 8 Capacitor sizes under different fault detection time(upper switching devices fault)




그림 9 하위 스위칭 소자(Sa3, Sa4) 고장 시 고장검출시간에 따른 커패시터의 용량

Fig. 9 Capacitor sizes under different fault detection time(lower switching devices fault)

5. 시뮬레이션

지금까지 살펴 본 중성점 전압변동에 관한 연구들을 검증하기 위해 PSIM 프로그램을 사용하여 시뮬레이션을 수행하였다. 고장은 a상의 S_{22} 스위치에서 발생하도록 하였다. 그림 10과 그림 11은 각각 한 상(a상)의 상위 스위칭 소자와 하위 스위칭 소자에서 고장이 발생하였을 때 그에 따른 부하전류와 직류-링크 중성점 전압을 나타낸다. 그림 12는 고장이 발생하였을 경우 고장검출시간에 따른 중성점 전압변동을 보여준다. 여기서 고장은 300 ms 에 발생하였으며 고장 검출 시간은 각각 0 ms와 48 ms 로 하였다.

표 3 시뮬레이션 파라미터
Table 3 Simulation parameters

Parameter		Value
Output frequency		60 Hz
Modulation index		0.53
DC-link voltage	V_{dc}	200 V
DC-link capacitor	C	3000 μF
Load	R_x	8 Ω
($x = a, b, \text{ and } c$)	L_x	5 mH
Sampling time	T_s	250 μs




그림 10 상위 스위칭 소자 Sa1, Sa2 고장 시 부하 상전류 i_a 와 직류-링크 커패시터 전압
Fig. 10 The phase current (i_a) and dc-link capacitor voltages under Sa1, Sa2 fault

그림 13의 첫 번째 파형은 고장 전, 후의 지령전압을 나타낸다. 300 ms에서 고장이 발생하여 302 ms에서 고장허용제어가 시작되었다고 가정하였다. 이 파형에서 고장 후 60° 위상차이가 나는 2개의 선간 지령전압을 확인 할 수 있는데, 여기서 고장 발생 전과 후의 변조지수를 다르게 한 것은, 고장 허용제어 시 인버터 출력 전압이 정상상태에 비해 낮아지기 때문에 이러한




그림 11 하위 스위칭 소자 Sa3, Sa4 고장 시 부하 상전류 i_a 와 직류-링크 커패시터 전압
Fig. 11 The phase current (i_a) and dc-link capacitor voltages under Sa3, Sa4 fault




그림 12 DC-링크 커패시터 전압 V_{c1} , V_{c2}
Fig. 12 DC-link capacitor voltage V_{c1} and V_{c2}

출력전압을 보상하기 위해 변조지수를 0.533에서 0.9237로 증가시킨 것이다. 두 번째 파형은 고장상(a상)에서의 부하전류를 나타내며, 세 번째 파형은 중성점 전압변동의 직접적인 원인이 되는 중성점 전류를 나타낸다. 그리고 마지막 파형은 고장 발생 전·후의 중성점 전압변동 파형을 나타낸다. 고장 발생 후 출력주파수로 변동하는 DC-link 커패시터 전압 V_{c1} , V_{c2} 을 확인할 수 있으며 그 변동 폭이 정상상태와 비교하였을 때 10배 이상 증가하였음을 알 수 있다.

6. 실험

본 논문에서 연구한 내용들을 실제 NPC 인버터를 제작하여 확인하였다. 부하는 R-L 부하를 적용하였으며 인버터 시스템의 전체 제어와 전압변조를 위해




그림 13 고장허용제어 시 파형
Fig. 13 Wave forms during the fault tolerance condition (fault occur at 300ms, fault tolerance control begins at 302ms)




그림 14 고장 허용제어 시 지령전압 파형
Fig. 14 Reference voltage signals with fault tolerant control (1 V/div, 5 ms/div.)

DSP controller TMS320C31을 사용하였다. 모든 실험 파형의 파라미터는 시뮬레이션 파라미터와 동일한 값을 가진다. 그림 14 는 고장 발생 시 재구성된 인버터 시스템을 구동하기 위한 지령전압을 나타내고 있다. 고장이 발생하여 고장 검출이 이루어진 후 60° 위상차가 나는 선간 지령전압 V_{ba} , V_{ca} 를 삼각파와 비교함으로써 그림 15과 같은 3상평형 출력 전류를 만들어 낸다. 따라서 고장이 발생하더라도 고장 허용제어를 통해 3상 평형전류가 연속적으로 부하에 흐르게 되므로 높은 신뢰성을 요구하는 부하에 적용 가능하다는 것을 알 수 있다.




그림 15 고장 허용제어 시 상전류
Fig. 15 Phase current with fault tolerant control (2 A/div, 5 ms/div.)

7. 결론

본 논문에서는 NPC 인버터의 중성점 전압변동 문제를 정상상태와 고장상태 그리고 고장 허용제어 적용상태로 각각 구분하여 그 특징을 살펴보았다. 정상상태에서 NPC 인버터의 직류-링크 중성점 전압변동은 인버터의 스위칭 상태에 따라 중성점으로 유입 또는 유출되는 중성점 전류에 의해 상·하위 커패시터가 각각 균등하게 충·방전함으로써 일정한 폭을 유지하며 변동하게 된다. 반면 고장 상태에서는 중복성을 가지는 P-type과 N-type 작은 벡터에 의한 직류-링크 커패시터의 충·방전특성이 그 대칭성을 잃기 때문에 직류-링크 커패시터의 전압이 서로 발산하게 된다. 마지막으로 고장 허용제어 시 중성점 전압변동은 고장상의 부하가 항상 직류-링크 중성점에 연결되어 있기 때문에 중성점 전압변동의 주파수는 인버터 시스템의 출력 주파수와 동일하다. 하지만 직류-링크 커패시터가 충·방전하는 시간이 길어지기 때문에 그만큼 전압변동의 폭은 증가하게 된다.

추가적으로, 본 논문에서는, NPC 인버터에서 고장이 발생하여 고장허용제어 기법을 인버터 시스템에 적용하였을 때 직류-링크 커패시터의 전압변동의 크기를 분석하여 고장허용제어 기법을 적용하였을 때 인버터 시스템의 신뢰성을 보장할 수 있는 커패시터의 용량과 고장검출 시간과의 관계를 살펴보았다.

본 연구에 적용한 전압변조 방식은 Carrier Based PWM 중 하나인 삼각파 비교 전압변조방식이며 시뮬레이션과 실험 결과를 통해 이 논문이 NPC 인버터의 신뢰성 향상에 기여할 수 있음을 입증하였다.

감사의 글

본 연구는 국토해양부 미래철도기술개발사업의 연구비지원(과제번호 07차세대 고속철도A01)에 의해 수행되었습니다.

참 고 문 헌

[1] J. Rodríguez, J. S. Lai, and F. Z. Peng, "Multilevel inverters: A survey of topologies, controls, and applications", *IEEE Trans. Ind. Electron.*, Vol. 49, No. 4, pp. 724-738, 2002, Aug.

[2] N. S. Choi, J. G. Cho, and G. H. Cho, "A general circuit topology of multilevel inverter", in *Conf. Rec. IEEE Power Electronics Specialists Conf. (PESC)*, Cambridge, MA, USA, pp. 96-103, 1991.

[3] J. S. Lai, and F. Z. Peng, "Multilevel converters-A new breed of power converters", *IEEE Trans. Ind. Appl.*, Vol. 32, No. 3 pp. 509-517, 1996, May/Jun.

[4] A. Nabae, I. Takahashi, and H. Akagi, "A new neutral-point-clamped PWM inverter," *IEEE Trans. Ind. Appl.*, Vol. IA-17, No. 5, pp. 518-523, 1981, Sep./Oct.

[5] D. Kastha, and B. K. Bose, "Investigation of fault modes of voltage-fed inverter system for induction motor drive", *IEEE Trans. Ind. Appl.*, Vol. 30, No. 4, pp. 1208-1038, 1994, Jul./Aug.

[6] D. W. Kang, Y. H. Lee, B. S. Suh, C. H. Choi, and D. S. Hyun, "An improved carrier-based SVPWM method by the redistribution of carrier-wave using leg voltage redundancies in generalized cascaded multilevel inverter", *Journal of Power Electronics*, Vol. 1, No. 1, pp. 36 - 47, 2001, Apr.

[7] J. Pou, J. Zaragoza, P. Rodríguez, S. Ceballos, V. M. Sala, R. P. Burgos, and D. Boroyevich, "Fast-processing modulation strategy for the neutral-point-clamped converter with total elimination of low-frequency voltage oscillations in the neutral point",

IEEE Trans. Ind. Electron., Vol. 54, No. 4, pp. 2288-2294, 2007, Aug.

[8] Pou, J., Pindado, R., Boroyevich, D. and Rodriguez, P., "Evaluation of the low-frequency neutral-point voltage oscillations in the three-level inverter", *IEEE Trans. Ind. Electron.*, Vol. 52, No. 6, pp. 1582-1588, 2005, Dec.

[9] N. Celanovic and D. Boroyevich, "A comprehensive study of neural-point voltage balancing problem in three-level neutral-point-clamped voltage source PWM inverters", *IEEE Trans. Power Electron.*, Vol. 15, No. 2, pp. 242-249, 2000, Mar.

저 자 소 개



박종제 (朴鍾齊)

1980년 3월 5일생. 2007년 울산대 전기전자제어공학과 졸업. 2009년 한양대 대학원 전기공학과 졸업(석사). 2009년~현재 LS산전 중앙연구소 연구원.



박병건 (朴昞健)

1979년 4월 16일생. 2005년 명지대 전기정보제어공학부 졸업. 2007년 한양대 대학원 전기공학과 졸업(석사). 2007년~현재 동대학원 전기공학과 박사과정.



하동현 (河東鉉)

1960년 5월 13일생. 1995년 숭실대 대학원 전기공학과 졸업(석사). 2005년 한양대 대학원(공학). 1992년~1997년 현대정공(주) 기술연구소. 1998년~2003년 현대모비스(주) 기술연구소 선임연구원. 2004년~현재 현대로템(주) 기술연구소 책임연구원.



현동석 (玄東石)

1950년 4월 8일생. 1973년 한양대 전기공학과 졸업. 1978년 동 대학원 전기공학과 졸업(석사). 1986년 서울대 대학원 전기공학과 졸업(공학박사). 1984년~1985년 미국 토레도대학 교환교수. 1988년~1989년 원현 공과대학 교환교수. 2003년 IEEE, Fellow Member. 1979년~현재 한양대 전기제어생체공학부 교수. 2000년 당 학회 회장 역임.