대한전자공학회논문지SD (Journal of the Institute of Electronics Engineers of Korea SD)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

리스트 스케줄링을 통한 Coarse-Grained 재구성 구조의 맵핑 알고리즘 개발

A Resource-Aware Mapping Algorithm for Coarse-Grained Reconfigurable Architecture Using List Scheduling

  • 김현진 (연세대학교 전기전자공학과) ;
  • 홍혜정 (연세대학교 전기전자공학과) ;
  • 김홍식 (연세대학교 전기전자공학과) ;
  • 강성호 (연세대학교 전기전자공학과)
  • Kim, Hyun-Jin (Department of Electrical and Electronic Engineering, Yonsei University) ;
  • Hong, Hye-Jeong (Department of Electrical and Electronic Engineering, Yonsei University) ;
  • Kim, Hong-Sik (Department of Electrical and Electronic Engineering, Yonsei University) ;
  • Kang, Sung-Ho (Department of Electrical and Electronic Engineering, Yonsei University)
  • 발행 : 2009.06.25
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

재구성 구조를 위한 자동화된 툴의 개발에 있어서 명령들을 재구성 구조에 맵핑하기 위한 알고리즘의 개발은 가장 중요한 부분 중의 하나이다. 본 논문에서는 리소스가 한정된 Coarse-Grained 재구성 구조에 명령들을 맵핑하기 위한 알고리즘을 개발하고 이를 위한 휴리스틱을 제시하였다. 제안된 알고리즘에서는 하드웨어 리소스 사용에 대한 명령 할당과 라우팅 경로 할당을 사이클 기반의 타이밍 모델을 통해서 동시에 고려하였다. 제안된 알고리즘은 통신에 사용되는 리소스의 사용 및 전역 메모리 접근을 리스트 스케줄링을 기반으로 최소화한다. 리스트 스케줄링에서 맵핑되어야 할 명령들은 대상 어플리케이션의 데이터 플로우의 일반적인 특성들로 우선순위가 결정되게 된다. 제안된 맵핑 알고리즘의 대한 평가를 통해서 볼 때 전역 메모리 자원의 소모 및 수행 시간면에서 상당한 성능향상을 얻을 수 있었다.

For the success of the reconfigurable computing, the algorithm for mapping operations onto coarse-grained reconfigurable architecture is very important. This paper proposes a resource-aware mapping system for the coarse-grained reconfigurable architecture and its own underlying heuristic algorithm. The operation assignment and the routing path allocation are simultaneously performed with a cycle-accurate time-exclusive resource model. The proposed algorithm minimizes the communication resource usage and the global memory access with the list scheduling heuristic. The operation to be mapped are prioritized with general properties of data flow. The evaluations of the proposed algorithm show that the performance is significantly enhanced in several benchmark applications.

키워드

참고문헌

  1. R. Hartenstein, "A decade of reconfigurable computing: a visionary retrospective," in Proc. of Design and Test Conf., pp. 642-649, March 2001 https://doi.org/10.1109/DATE.2001.915091
  2. B. Mei et al., "Architecture exploration for a reconfigurable architecture template," IEEE Design & Test of Computers, Vol. 22, pp. 90-101, 2005 https://doi.org/10.1109/MDT.2005.27
  3. N. Bansal et al., "Network topology exploration of mesh-based coarse-grain reconfigurable architectures," in Proc. Design Automation and Test in Europe, pp. 474-479, Feb. 2004 https://doi.org/10.1109/DATE.2004.1268891
  4. N. Bansal et al., "Interconnect-aware mapping of applications to coarse-grain reconfigurable architectures," Lecture Notes in Computer Science, Vol. 3203, pp.891-899, 2004 https://doi.org/10.1007/978-3-540-30117-2_95
  5. Y. Yi et aI., "System-level scheduling on instruction cell based reconfigurab1e systems," in Proc. Design, Automation and Test in Europe, pp. 1-6, 2006
  6. J.G. Siek, L.Q. Lee, and A. Lumsdaine, The boost graph library user guide and reference manual, Addison-Wesley Professional, 2001
  7. G. Wang et al., "Design space exploration using time and resource duality with the ant colony optimization," in Proc. of Design Automation Conf., pp. 24-28, July, 2006
  8. C. Lee, M. Potkonjak, and W.H. Mangione-Smith, "MediaBench: a tool for evaluating and synthesizing multimedia and communications systems," in Proc. Int Symp. Microarchitecture, pp. 330-335, 1997 https://doi.org/10.1109/MICRO.1997.645830