고용량 광 디스크의 고속 재생을 위한 병렬 데이터 추출구조

Parallel Data Extraction Architecture for High-speed Playback of High-density Optical Disc

  • 최광석 (조선대학교 정보통신공학과)
  • 발행 : 2009.03.30

초록

광 디스크를 재생하려면 광 신호를 아날로그 전기신호로 변환하는 광 픽업을 거치고 난 뒤 신호 간 간섭을 없애기 위해 아날로그적으로 등화를 하고, 등화된 아날로그 신호를 AD 변환하여 디지털적으로 동기화된 데이터와 클록을 추출해야 한다. BD와 같은 고용량의 광 디스크를 저속으로 재생하여 동기화된 데이터와 클록을 추출하는데 었어서 추출 데이터 BER을 최소화하는 알고리즘은 다양하게 개발되어 적용되고 있다. 그러나 고용량의 광 디스크를 고속으로 재생 할 때 저속에서 적용된 알고리즘을 동일한 혼성 데이터 PLL과 PRML 하드웨어 구조에 적용하려면 800MHz 이상의 신호 처리가 이루어져야 한다. 일반적으로 사용되는 0.13-${\mu}m$ CMOS 공정에서 기존 방식의 구조를 가지고 800MHz의 이상의 신호처리를 위해서는 고속으로 동작해야하는 아날로그 코어 등이 필요하고 많은 시간과 노력의 레이아웃이 수반되어야 하는 등의 문제점이 제기된다. 본 논문에서는 고용량 광 디스크의 최고 배속인 BD 8x까지 동작 가능한 데이터 및 클록 추출 회로로서 병렬 데이터 PLL 및 PRML 구조를 제안하였다. 제안한 구조를 가지고 실험한 결과 BD 8x 에 해당하는 속도에서 오류 없이 동작함을 확인하였다.

When an optical disc is being played. the pick-up converts light to analog signal at first. The analog signal is equalized for removing the inter-symbol interference and then the equalized analog signal is converted into the digital signal for extracting the synchronized data and clock signals. There are a lot of algorithms that minimize the BER in extracting the synchronized data and clock when high. density optical disc like BD is being played in low speed. But if the high-density optical disc is played in high speed, it is difficult to adopt the same extraction algorithm to data PLL and PRML architecture used in low speed application. It is because the signal with more than 800MHz should be processed in those architectures. Generally, in the 0.13-${\mu}m$ CMOS technology, it is necessary to have the high speed analog cores and lots of efforts to layout. In this paper, the parallel data PLL and PRML architecture, which enable to process in BD 8x speed of the maximum speed of the high-density optical disc as the extracting data and clock circuit, is proposed. Test results show that the proposed architecture is well operated without processing error at BD 8x speed.

키워드

참고문헌

  1. G. S. Choi, "5-Tap Adaptive PRML Architecture for High-Density Optical Disc Channel," Journal of Korea Multimedia Society, Vol. 10, No. 12, pp. 1585-1590, 2007.
  2. G. S. Choi, "Reconfigurable Front-End System For BD/DVD/CD Recorder," IEEE Trans. on Consumer Electronics, Vol.53, No.2, pp. 474-480, 2007. https://doi.org/10.1109/TCE.2007.381718
  3. M.Bathaee et al., "A $0.13-\mu$m CMOS SoC for All Format Blue and Red Laser DVD Front-end Digital Signal Processor," IEEE International Solid-State Circuit Conference, section 14.7, Feb. 2006.
  4. S. Suzuki et al., "A Newly Developed Single-chip LSI for HD DVD/DVD/CD," IEEE International Conference on Consumer Electronics, pp. 165-166, Jan. 2006.
  5. J.H.Lee et al., "High performance Mixed PRML Architecture for Optical Data Storage System," The Japan Society of Applied Physics, Vol.44, No.5B, pp. 3436-3439, 2005. https://doi.org/10.1143/JJAP.44.3436
  6. J.S.Kim et al., "A $0.13-\mu$m CMOS SoC of a front-end hardware platform for DVD- multi recorders," IEEE International Conference on Consumer Electronics, pp. 53-54, Jan. 2005.
  7. J.S.Pan et al., "A CMOS multi-format read/write SoC for 7x Blu-ray, 16x DVD, 56x CD," IEEE International Solid-State Circuits Conference, pp. 572-573, Feb. 2005.
  8. G.S.Choi et al., "A $0.13-\mu$m CMOS Front-End Processor for a Blu-Ray Disc Recorder With an Adaptive PRML," IEEE Journal of Solid-State Circuits, Vol., 40, No. 1, pp. 342-350, Jan. 2005. https://doi.org/10.1109/JSSC.2004.837933