

플래시 메모리 및 기타 NVRAM 소프트웨어 개발을 위한 하드웨어 플랫폼

서울대학교 | 남이현 · 최기석 · 최진용 · 민항준 · 민상렬*

1. 서 론

모바일 컴퓨팅 환경이 발전함에 따라 이동 전화기, 이동 멀티미디어 재생기, MP3 재생기, 디지털 카메라와 같은 다양한 멀티미디어 정보기기들이 보편적으로 사용되고 있다. 이러한 정보기기는 공통적으로 큰 용량의 멀티미디어 콘텐츠를 저장하고 처리하기 위해 효율적인 저장 장치가 필요하다. 플래시 메모리는 크기와 전력 소모가 작고, 임의 접근 속도가 빠르며, 충격과 진동에 강하기 때문에 모바일 멀티미디어 정보기기의 저장 매체로 널리 사용된다[1,2]. 또한 플래시 메모리의 집적도가 증가하고 단위 용량당 가격이 감소함에 따라 플래시 메모리를 기반으로 한 SSD(Solid State Drive)가 개발되어 하드 디스크를 저장 장치로 사용하던 일반적인 컴퓨팅 환경에서도 적용되고 있다.

플래시 메모리는 기존의 저장 장치와는 다른 동작 특성을 가지고 있고 사용 환경도 다양하기 때문에 플래시 메모리를 저장 장치로 사용하기 위해서는 별도의 소프트웨어 또는 하드웨어가 필요하다. 특히 플래시 메모리의 여러 가지 제약 사항을 극복하는 복잡한 알고리즘을 구현하기 위해서는 소프트웨어의 역할이 중요하다.

또한 플래시 메모리를 이용한 저장 장치는 센서 노드와 같은 소형의 임베디드 시스템에서부터 고성능의 서버에까지 적용 범위가 넓기 때문에 다양한 종류의 플래시 메모리 소프트웨어가 필요하다. 하지만 시뮬레이터나 상용 마이크로 컨트롤러에 내장된 플래시 메모리 컨트롤러를 이용하여 플래시 메모리 소프트웨어를 개발하는 기존의 방법은 해당 소프트웨어의 기능과 성능을 검증하고 충분한 성능을 제공하는데 많은

제약 사항이 있다. 뿐만 아니라 최근에 차세대 비 휘발성 저장 장치로 FRAM(Ferroelectric RAM), MRAM(Magnetic RAM), PRAM(Phase-change RAM)[4]이 연구 개발되고 있으나 이를 위한 소프트웨어 개발 플랫폼이 없기 때문에 기술 발전에 장애가 된다.

본 논문에서는 위에서 언급한 제약 사항을 극복하고 다양한 환경에서 사용할 수 있도록 본 연구팀이 자체적으로 개발한 세 가지 종류의 플래시 메모리 소프트웨어 개발 플랫폼에 대해 설명한다. 첫 번째 플랫폼은 플래시 메모리 컨트롤러가 없는 기존 임베디드 시스템에서 플래시 메모리 기능을 이용하고자 할 때 사용할 수 있는 플랫폼(이하에서 Legacy 플랫폼이라고 함)이고, 두 번째 플랫폼은 ASIC(Application Specific Integrated Circuit) 칩에 주변 장치 컨트롤러의 형태로 포함될 전용의 고성능 플래시 메모리 컨트롤러 하드웨어와 소프트웨어 개발용 플랫폼(이하에서 ASIC 플랫폼이라고 함)이며, 세 번째 플랫폼은 플래시 메모리 기반 SSD용 하드웨어와 소프트웨어 개발용 플랫폼(이하에서 SSD 플랫폼이라고 함)이다.

이하 2장에서는 플래시 메모리 및 기타 NVRAM(Non-Volatile RAM)의 종류 및 특성과 플래시 메모리 소프트웨어에 대해 알아보고 3장에서는 세 가지 플래시 메모리 소프트웨어 개발 플랫폼의 특징과 구성, 활용 예에 대해서 살펴본다. 마지막으로 4장에서는 실제 구현한 세 가지 플랫폼의 특징을 요약 정리한다.

2. 플래시 메모리 및 기타 NVRAM과 플래시 메모리 소프트웨어

2.1 플래시 메모리 및 기타 NVRAM의 종류와 특성

플래시 메모리는 비 휘발성 반도체 메모리 소자로 기존의 메모리와 동작 특성이 다르고 다양한 제약 사항이 존재한다. 플래시 메모리는 제자리 갱신이 되지

* 종신회원

† 본 연구는 지식경제부 및 정보통신연구진흥원의 IT핵심기술사업의 일환으로 수행하였습니다[2006-S-040-03, Flash Memory기반 임베디드 멀티미디어소프트웨어 기술 개발].

않기 때문에 읽기, 쓰기 이외에 소거 연산이 필요하며 한 번 쓴 영역을 다시 쓰기 위해서는 소거 연산이 선행되어야 한다. 플래시의 내부 구조는 512Byte 또는 2Kbyte의 페이지들이 모여 블록을 구성하고 다수 개의 블록이 모여 플래시 메모리 칩이 구성되는데 읽기와 쓰기 연산은 페이지 단위로 이루어지고 소거 연산은 블록 단위로 이루어진다. 또한 읽기 속도와 쓰기 속도가 비대칭적이며 소거 회수는 플래시 메모리의 종류에 따라 10,000~100,000회로 제한되어 있다. 뿐만 아니라 플래시 메모리는 초기 및 실행 중의 배드 블록을 허용하며 저장된 데이터에 비트 반전 애러가 발생할 수도 있다.

플래시 메모리는 내부 소자의 구성에 따라 NOR 플래시 메모리와 NAND 플래시 메모리로 구분된다. NOR 플래시 메모리는 SRAM 인터페이스와 빠른 임의 읽기 속도를 제공하기 때문에 임베디드 시스템의 코드 저장용 메모리로 많이 사용된다. NAND 플래시 메모리는 용량당 가격이 저렴하고 쓰기 속도가 NOR에 비해서 현저하게 빠르며 소비 전력도 작기 때문에 임베디드 시스템에서 대용량 멀티미디어 데이터를 저장하는데 사용된다. 공정 기술이 발전하고 데이터 저장 방식으로 MLC(Multi-level Cell) 구조를 채택함으로써 최근 8년 동안 NAND 플래시 메모리의 집적도는 매년 2배씩 증가해 왔다[14]. 또한 NAND 플래시 메모리는 NOR 플래시 메모리와 달리 배드 블록을 허용함으로써 수율과 가격 경쟁력이 높아 NOR 플래시 메모리에 비해 보다 널리 사용되고 있다.

SRAM 인터페이스를 제공하는 NOR 플래시 메모리의 장점과 큰 용량을 제공하는 NAND 플래시 메모리의 장점을 모두 활용하기 위해 삼성전자는 OneNAND 플래시 메모리[5]를 개발하였고 고성능, 대용량이 필요한 모바일 정보기기에 점차 많이 사용되고 있다. 그리고 최근에는 SRAM과 동일한 인터페이스를 가지면서 수십 ns의 접근 속도로 읽기와 쓰기가 가능하고 제자리갱신이 가능하며 소거 회수 제한이 플래시 메모리에 비해 완화된 FRAM, MRAM, PRAM과 같은 차세대 NVRAM에 대한 연구 개발이 활성화 되고 있다. 하지만 이를 메모리는 집적도가 낮아 상용화에는 많은 시간이 필요하다.

2.2 플래시 메모리 소프트웨어

앞서 설명한 플래시 메모리의 쓰기 전 소거의 필요성, 읽기 쓰기 성능의 비 대칭성, 소거 회수의 제한, 배드 블록의 발생 가능성 및 데이터 반전 오류 가능성과 같은 기본적인 제약 사항 이외에도 최근에는 NOP

(Number of Program)이라는 페이지 당 쓰기 회수의 제한, 블록 내의 페이지를 연속적으로 프로그램 해야 하는(Sequential Programming) 등의 추가적인 제약 사항이 발생하고 있다. 플래시 메모리의 집적도가 증가하고 공정 기술이 정밀해짐에 따라 제약 사항에 따른 문제점은 더 심각해지고 있다.

이러한 제약 사항이 존재하지만 높은 성능, 높은 내구성, 낮은 전력 소모를 제공하는 기본적인 장점 때문에 플래시 메모리는 점점 더 다양한 컴퓨팅 환경에서 저장 장치로 채택되고 있고 이에 따라 요구되는 소프트웨어의 기능도 복잡해지고 그 종류도 다양해지고 있다.

플래시 메모리 소프트웨어는 FTL(Flash Translation Layer)[6], 플래시 메모리 기반 파일 시스템[7-9], 플래시 메모리 기반 가상 메모리 시스템, 플래시 메모리용 DBMS(DataBase Management System) 등이 있다. FTL은 플래시 메모리와 일반적인 시스템 소프트웨어 계층 사이에 위치하여 시스템 소프트웨어에 블록 장치 인터페이스를 제공해 주는 소프트웨어이다. 이를 위해 FTL은 호스트 시스템의 논리 주소와 플래시 메모리의 물리 주소 사이의 사상 정보를 유지한다. FTL 기술은 플래시 메모리 기반 SSD 시스템에도 적용되는 핵심 소프트웨어 기술이다. 플래시 기반 파일 시스템은 플래시 메모리의 제약 조건을 고려하여 설계되는 파일 시스템으로 일반적인 파일 시스템을 FTL 상에서 동작시킬 수도 있고, Linux에 사용되는 JFFS/MTD [3,8]와 같이 FTL 없이 플래시 메모리 위에 직접 구현될 수도 있다. 플래시 메모리 기반 가상 메모리 시스템은 플래시 메모리를 저장 매체로 사용하는 임베디드 환경에서도 작은 크기의 주 메모리를 이용하여 다양한 종류의 응용 프로그램을 동작시키고 실시간성을 향상시키기 위해 활발히 연구되고 있는 분야이다. 최근에는 색인 정보를 이용하여 멀티미디어 콘텐츠를 빠르게 검색하고 관리하기 위한 DBMS가 일반 서버 환경은 물론 임베디드 환경에서도 널리 이용되고 있다. 플래시 메모리용 DBMS는 플래시 메모리의 장점을 이용하는 방식으로 최적화되어 개발될 수 있다. 앞서 설명한 네 가지 종류의 플래시 소프트웨어 이외에도 플래시 메모리의 적용 범위가 확대됨에 따라 다양한 플래시 메모리 소프트웨어 개발의 필요성이 더 증가하고 있다.

이하에서는 이와 같은 다양한 플래시 메모리 소프트웨어를 개발하는데 사용된 기존 플랫폼의 문제점을 지적하고 플래시 메모리 소프트웨어용 개발 플랫폼이 가져야 할 특징과 본 논문에서 실제 구현한 세 가지

종류의 플랫폼을 설명한다.

3. 플래시 메모리 소프트웨어 개발 플랫폼

기존에는 플래시 메모리 소프트웨어를 개발하기 위해서 상용화된 컨트롤러 솔루션을 구입하여 함께 제공되는 번들 소프트웨어를 이용하거나 플래시 메모리 시뮬레이터를 이용해야 했다. 상용화된 솔루션을 이용하는 경우라고 하더라도 선택의 폭이 좁고 성능과 신뢰성이 확보되지 않아 개발자들의 요구를 충분히 만족시키지 못하고 시뮬레이터를 이용한 개발 플랫폼은 실제 플래시 메모리 상에서 소프트웨어를 동작시키는 경우와 비교하여 동작의 정확성을 보장받기 어렵다. 또한 모바일 멀티미디어 기기의 성능이 높아지고 처리해야 하는 데이터의 양이 증가함에 따라 플래시메모리 소프트웨어만으로는 사용자의 요구 사항을 만족시키기 힘들어 전용의 플래시 메모리 제어용 하드웨어 개발이 필요하지만 기존의 개발 플랫폼에서는 이런 요구 조건을 만족시키기 힘들다. 뿐만 아니라 최근에 차세대 비 휘발성 저장 장치로 MRAM, FRAM, PRAM이 연구 개발되고 있으나 이를 위한 소프트웨어 개발 플랫폼이 없기 때문에 관련 기술 발전에 장애가 되고 있다.

이러한 기존 개발 플랫폼의 문제점을 극복하는 플래시 메모리 및 기타 NVRAM 개발을 위한 하드웨어 플랫폼이 가져야 할 바람직한 특징은 다음과 같다. 첫째, 플래시 메모리는 다양한 컴퓨팅 시스템에서 저장 장치로 사용되기 때문에 특성이 다른 호스트 시스템을 지원할 수 있어야 한다. 둘째, 고성능의 플래시 메모리 기능을 제공하기 위해 소프트웨어뿐만 아니라 전용의 하드웨어가 개발될 수 있어야 한다. 셋째, 하드웨어 플랫폼은 NAND 플래시 메모리뿐만 아니라 여러 종류의 NVRAM을 지원할 수 있어야 한다. 넷째, 플래시 메모리 소프트웨어 개발 하드웨어 플랫폼은 소프트웨어와 하드웨어의 실행 성능과 소비 전력을 정밀하게 측정할 수 있는 계측 시스템을 갖추고 있어야 한다. 마지막으로 해당 플랫폼은 DRAM, SRAM과 같은 휘발성 메모리, 전원 회로, 클럭 회로 및 주변 장치 회로 등을 지원하여 개발자에게 다양한 개발 선택 사항을 제공하는 것이 바람직하다.

본 논문에서 구현한 3종류의 플래시 메모리 소프트웨어 개발 플랫폼은 각각 기존 임베디드 시스템의 메모리 인터페이스, ASIC의 시스템 버스 인터페이스, 하드 디스크와 동일한 인터페이스를 제공하여 서로 다른 플래시 메모리 소프트웨어 개발 목적에 쉽게 적용될 수 있다. 그리고 3종류의 플랫폼은 공통적으로

FPGA(Field Programmable Logic Array)를 탑재하여 Verilog 또는 VHDL과 같은 하드웨어 기술용 언어를 이용하여 쉽게 하드웨어를 구현하고 빠르게 프로토타이핑할 수 있다. 또한 다양한 NVRAM을 각각의 플랫폼에서 사용하기 위해 플랫폼의 메인보드에는 DIMM(Dual In-line Memory Module) 소켓을 장착하고 NVRAM은 모듈 보드로 구성한다. 이 밖에 National Instrument사의 DAQ(Data AcQuisition)[10] 계측 장비와 연결될 수 있는 인터페이스 커넥터를 제공하여 성능과 전력 소모를 측정할 수 있으며 세 가지 플랫폼의 특성을 고려하여 각종 메모리와 주변 장치들을 구비하여 플래시 메모리 개발 플랫폼뿐 아니라 범용적인 임베디드 시스템 개발에도 사용될 수 있도록 한다. 이하에서는 3종류의 각 플랫폼의 특징과 구성 및 활용 예에 대해서 설명하고 NVRAM 모듈과 계측 시스템에 대해서 살펴보겠다.

3.1 Legacy 플랫폼

이동 전화기, 이동 멀티미디어 재생기, MP3 재생기와 같은 모바일 임베디드 시스템은 다양한 응용 프로그램을 실행하고 주변 장치를 제어하기 위해 공통적으로 마이크로 컨트롤러를 탑재하고 있다. 마이크로 컨트롤러는 소프트웨어를 실행하기 위한 프로세서와 주변 장치를 제어하기 위해 타이머, 인터럽트 처리기, 메모리 컨트롤러 등과 같은 각종 주변 장치 컨트롤러를 단일 칩 내에 포함하고 있어 소형의 임베디드 시스템을 구축하는데 이용된다. 이동 전화에 사용되는 마이크로 컨트롤러를 제외한 대부분의 마이크로 컨트롤러는 전용의 플래시 메모리 컨트롤러를 지원하지 않는다. 따라서 이러한 마이크로 컨트롤러를 그대로 이용하면서도 높은 성능과 큰 용량의 플래시 메모리를 저장 장치로 이용한 임베디드 시스템을 구축해야 하는 경우에 본 논문에서 제안하는 Legacy 플랫폼을 이용할 수 있다.

Legacy 플랫폼의 호스트 시스템은 Cirrus사의 EDB9315A[11]이다. EDB9315A 보드는 ARM920T 기반의 마이크로 컨트롤러를 탑재하고 있고 코드와 데이터를 저장하고 실행하기 위해 16MB의 NOR 플래시 메모리와 64MB의 SDRAM을 지원한다. 그리고 Ethernet, USB, SPI, UART, I2C 및 IDE와 같은 인터페이스를 통해 다양한 주변 장치를 이용할 수 있다. 또한 EDB9315A는 외부 메모리와 주변장치를 확장할 수 있도록 2개의 커넥터를 제공한다. 두 커넥터는 확장 커넥터를 통해 SRAM 인터페이스를 지원하고 고성능의 데이터 전송이 가능하도록 인터럽트와 DMA 기능도 제공한다. 확장 커넥-




그림 1 EDB9315A 보드와 Legacy 플랫폼

터를 이용하여 EDB9315A보드는 Legacy 플랫폼의 호스트 시스템으로 동작한다. Legacy 플랫폼은 일반적인 마이크로 컨트롤러가 장착된 임베디드 시스템과 메모리 버스를 통해 연결되어 전용의 플래시 메모리 컨트롤러로서 동작한다. 그림 1은 Legacy 플랫폼의 주요 구성 요소와 EDB9315A보드를 보여 준다.

Legacy 플랫폼에 사용된 Spartan3-XC3S5000[12] FPGA는 약 75K의 logic cell을 가지고 있어 복잡한 기능의 플래시 메모리 제어용 하드웨어도 구현할 수 있다. 다양한 종류의 NVRAM 용 모듈 보드를 장착할 수 있는 DIMM 소켓을 2개 지원하여 확장성 있고 유연한 구성이 가능하다. 그리고 DAQ 인터페이스를 통해 Legacy 플랫폼의 동작 중 실시간으로 성능과 소비 전력에 대한 정보를 계측 시스템에 전달할 수 있으며 안정적인 전원 공급을 위해 EDB9315A로부터 전원을 공급받지 않고 ATX 전원 커넥터를 통해 별도의 외부 전원 공급기로부터 전력을 공급받는다. 또한 64MB의

SDRAM을 장착하여 일부 고성능의 플래시 메모리 컨트롤러는 SDRAM을 데이터 버퍼로 이용할 수 있다. 마지막으로 Legacy 플랫폼을 FPGA에서 합성 가능한 소프트 프로세서를 이용하여 단독 임베디드 시스템 개발 용 플랫폼으로 활용할 수도 있다.

그림 2에서는 Legacy 플랫폼을 이용하여 플래시 메모리 하드웨어와 소프트웨어를 개발한 활용 사례를 보여준다. Legacy 플랫폼의 FPGA에 플래시 메모리 컨트롤러와 EP9315 마이크로 컨트롤러의 인터페이스에 필요한 논리 회로를 하드웨어로 구현하였다. 플래시 메모리 컨트롤러는 SLC, MLC, OneNAND 등의 서로 다른 동작 특성을 갖는 플래시 메모리를 제어하기 위해 하드웨어 독립적인 부분과 의존적인 부분을 모듈화했다. EDB9315A보드의 운영체제인 리눅스 커널에 FTL과 장치 드라이버를 커널 모듈로 구현하여 EXT2, EXT3와 같은 일반 파일 시스템을 플래시 메모리 상에서 동작시킬 수 있었다.




그림 2 Legacy 플랫폼의 활용 사례




그림 3 PB926EJ-S 보드와 ASIC 플랫폼

3.2 ASIC 플랫폼

최근에 NAND 플래시 메모리가 모바일 임베디드 정보기의 저장 장치로 널리 사용되기 시작하면서 전용 NAND 플래시 메모리 컨트롤러가 포함된 마이크로 컨트롤러에 대한 요구가 증가하고 있다. 더욱이 모바일 임베디드 정보기는 기존의 PC 컴퓨팅 환경과 유사하게 멀티미디어 콘텐츠를 고속으로 처리하고 저장해야 하므로 고성능, 저전력의 플래시 메모리 컨트롤러의 지원이 필수적이다. 이러한 목표를 달성하기 위해서는 SoC 설계에 고성능, 저전력의 플래시 메모리 컨트롤러가 포함되어 ASIC으로 구현되어야 한다. ASIC은 FPGA와 달리 설계, 구현, 검증에 많은 시간과 비용이 소모되기 때문에 실제 ASIC 칩의 구성과 동일하거나 유사한 플랫폼 환경을 구축하여 ASIC 제작 전 검증 과정이 필요하다. 하지만 ASIC용 플래시 메모리 컨트롤러를 구현하고 검증할 수 있는 상용 플랫폼은 구할 수 없거나 현재까지 알려져 있지 않다. 본 논문에서 제안하는 ASIC용 플래시 메모리 소프트웨어/하드웨어 개발 플랫폼을 이용하여 ASIC용 플래시 메모리 컨트롤러를 구현하고 검증하여 효과적이고 안정적으로 ASIC 칩을 제작할 수 있다.

그림 3에서 ASIC 플랫폼의 구성요소와 PB926EJ-S 보드를 보여준다. PB926EJ-S 보드는 ASIC 플랫폼의 호스트 시스템으로 동작한다. PB926EJ-S 보드는 ARM926EJ-S를 프로세서로 사용하고 128MB SDRAM, 2MB SRAM, 64MB NOR 플래시 메모리와 64MB의 NAND 플래시 메모리를 제공하며 SD, MMC, Ethernet, PCI, USB 등과 같은 다양한 인터페이스 커넥터도 제공한다. 특히 PB926EJ-S 보드는 프로세서와 주변 장치 사이의 AHB 및 APB 시스템 버스 인터페이스를 3개의 확장 커넥터를 통해 제공하고 있기 때문에 ASIC에 포함할 특정

한 주변 장치를 위한 컨트롤러는 확장 커넥터를 통해 연결되는 확장 플랫폼의 형태로 개발될 수 있다. ASIC 칩 내부에서 프로세서와 NAND 플래시 컨트롤러가 시스템 버스를 통해 연결되어 동작하는 것과 마찬가지로 ASIC 플랫폼은 PB926EJ-S 보드의 ARM926EJ-S 프로세서와 확장 커넥터의 AHB/APB 시스템 버스를 통해 연결되어 ASIC 칩 내부의 NAND 플래시 메모리 컨트롤러와 같이 동작한다.

ASIC 플랫폼에 사용된 Virtex4 XC4VLX25는 약 24K의 logic cell을 가지고 있는 고성능의 FPGA로 ASIC 내부의 NAND 플래시 메모리 컨트롤러를 구현하기에 적합한 용량과 성능 특성을 지원한다. 그리고 Legacy 플랫폼과 마찬가지로 다양한 종류의 NVRAM용 모듈 보드를 장착할 수 있는 DIMM 소켓을 2개 제공하고 다양한 용도로 활용이 가능한 64MB의 SDRAM을 제공하며 32pin의 디버그용 포트가 존재하여 하드웨어 신호를 측정하기 위해 오실로스코프나 로직 분석기 등의 계측 장비를 이용할 수 있다.

그림 4에서는 ASIC 플랫폼과 PB926EJ-S 보드를 이용하여 MRAM/FRAM/PRAM 기반 파일 시스템을 구축한 사례를 보여준다. ASIC 플랫폼의 FPGA에 MRAM/FRAM/PRAM용 하드웨어 컨트롤러와 AHB slave 인터페이스에 필요한 논리 회로를 구현하였다. 메모리 종류에 따라 읽기/쓰기 타이밍 특성이 달라질 수 있으므로, 각 메모리에 알맞은 매개변수 설정을 통해 제어 신호의 타이밍을 조절할 수 있도록 하였다. PB926EJ-S 보드에는 SRAM 인터페이스를 가진 비휘발성 메모리 전용의 파일 시스템인 PRAMFS[15]를 커널 모듈로 포팅하여 MRAM/FRAM/PRAM을 저장 매체로 하는 파일 시스템을 리눅스 커널에서 동작시킬 수 있었다.




그림 4 ASIC 플랫폼의 활용 사례

3.3 SSD 플랫폼

NAND 플래시 메모리 기반의 SSD는 플래시 메모리의 내재된 장점과 함께 플래시 메모리를 병렬적으로 이용할 수 있는 아키텍처가 발전하고 플래시 메모리의 용량 당 가격이 하락함에 따라 소비자 용용으로는 랩톱 컴퓨터나 넷북에서, 기업용 용용으로는 고성능의 서버에서 저장 장치로 적용되고 있다. NAND 플래시 기반의 SSD를 개발하기 위해서는 SSD 운용 소프트웨어가 동작하기 위한 전용 컨트롤러와 메모리 및 주변 장치가 필요하고, 고속의 데이터 전송과 제어를 하드웨어로 자동화하기 위해 고성능의 대용량 FPGA도 필요하다. 그리고 SSD는 하드 디스크와 동일한 인터페이스를 제공해야 하며 충분한 플래시 메모리 데이터 전송 대역폭을 제공하고 현실적인 용량의 SSD로 동작시키기 위해 다수 개의 플래시 메모리 칩을 장착할 수 있어야 한다. 또한 SSD 관리 소프트웨어의 메타 데이터를 저장하거나 쓰기 데이터를 임시로 저장하기 위해 SRAM/SDRAM/DDR SDRAM과 같은 다양한 휘발성 메모리를 지원해야 한다. 이외에도 개발자의 다양한 요구 사항을 만족시키기 위한 전원 회로, 계측 회로, 클럭 회로, 디버깅 회로 등이 제공되어야 한다. 이와 같이 NAND 플래시 기반의 SSD 개발 플랫폼의 구성 요소와 요구 사항이 많기 때문에 상용 플랫폼을 도입하기 어려우며 자체적인 개발 플랫폼을 마련하기 위해서는 많은 노력과 비용이 소요된다. 따라서 본 논문에서는 기술한 문제점들을 극복하고 다양한 구성의 플래시 메모리 기반 SSD 시스템을 구현하고 검증할 수 있는 SSD 플랫폼을 제안한다.

그림 5에서 SSD 플랫폼의 구성 요소를 보여준다. SSD 플랫폼은 호스트 시스템과의 인터페이스를 위해

Serial ATA(S-ATA)와, Parallel ATA(P-ATA) 커넥터 제공한다. S-ATA는 P-ATA to S-ATA 브리지 칩을 통해 지원된다. SSD 플랫폼에 사용된 FPGA는 Virtex4 XC4 VFX100[13]으로 약 96K의 logic cell을 포함하기 때문에 SSD 하드웨어 컨트롤러를 개발하는데 적합한 용량과 성능 특성을 지원한다. 그리고 FPGA내에 2개의 PowerPC405 프로세서가 내장되어 있어 쉽게 SSD 관리 소프트웨어의 동작 환경을 구축할 수 있다. 또한 SSD 플랫폼은 4개의 DIMM 소켓을 장착하고 있고 소켓당 2개의 플래시 메모리 버스, 버스당 8개의 플래시 메모리 칩을 장착할 수 있어 충분한 플래시 메모리 전송 대역폭과 용량을 제공할 수 있으며 이와 동시에 1개의 DIMM 소켓에는 MRAM/FRAM/PRAM과 같은 차세대 NVRAM을 NAND 플래시 메모리와 동시에 장착할 수 있다. 뿐만 아니라 8MB Synchronous SRAM, 16MB NOR 플래시 메모리, 64MB SDRAM, 64MB DDR




그림 5 SSD 플랫폼




그림 6 SSD 플랫폼의 활용 사례

SDRAM을 갖추고 있어 폭넓은 메모리 시스템을 이용할 수 있다. 이 밖에 2개의 DAQ 계측 시스템 인터페이스 커넥터, 다양한 전원회로, 디버그 회로, 클럭 회로, 리셋 회로를 갖추고 있고 네트워크 기반 저장 장치 개발에 활용하기 위해서 고속의 이더넷 인터페이스도 제공한다.

그림 6에서는 SSD 플랫폼에 NAND 플래시 메모리 기반 SSD 시스템을 구현하고 PC에 장착하여 동작시킨 개발 사례를 보여준다. SSD의 모든 기능은 FPGA에 구현하였고 많은 부분을 하드웨어로 자동화하여 성능을 최적화할 수 있었다. 그리고 Xilinx사의 통합된 하드웨어 소프트웨어 개발 환경을 이용하여 SSD관리 소프트웨어 동작 환경을 쉽게 구축할 수 있었다. 또한 FPGA를 이용하였기 때문에 빠른 프로토타이핑이 가능하여 개발 시간을 단축시킬 수 있었고 다양한 디버깅 환경을 이용하여 문제점을 빨리 수정할 수 있었다. 마지막으로 성능 특성과 전력 소모 양상을 계측 시스템으로 정밀하게 확인하여 성능의 병목 구간을 찾고

전원 회로를 최적화 시킬 수 있었다.

3.4 NVRAM 모듈

NVRAM 모듈들은 DIMM 소켓에 장착되어 표준화된 인터페이스를 통해 플래시 메모리 기타 NVRAM 개발용 보드에 연결된다. NVRAM 모듈과 DIMM 소켓 사이의 신호선과 전원 접지 회로는 자체적으로 정의한 인터페이스 표준에 따라 연결되기 때문에 표준을 지켜 제작된 모든 NVRAM 모듈은 세 종류의 플랫폼 모두에 호환이 가능하다. 그리고 모듈 구조를 채택했기 때문에 NVRAM 모듈 보드는 세 가지 개발 플랫폼의 종류와 기능과 독립적으로 구성할 수 있고 향후 새로운 종류의 NVRAM을 저장 매체로 사용할 필요성이 생기거나 플래시 메모리의 용량을 증가시키고 싶은 경우에도 개발 플랫폼의 변경 없이 모듈 보드의 제작만으로 플랫폼을 유연하고 확장성 있게 구성할 수 있다. 그림 7에서는 세 가지 플랫폼에서 현재 사용할 수 있는 다양한 종류의 NVRAM 모듈을 보여준다.




그림 7 다양한 NVRAM 모듈

3.5 계측 시스템

DAQ 장치는 플래시 메모리 개발 플랫폼의 DAQ 커넥터와 케이블로 연결되어 성능과 소비 전력을 측정하기 위한 데이터를 실시간으로 수집한다. 그림 8은 계측 시스템 내에서의 개발 플랫폼과 DAQ 장치 및 계측용 호스트 시스템을 보여준다.

DAQ 장치는 계측용 호스트 시스템의 PCI 슬롯에 연결되고 DAQ 장치를 제어하고 수집된 데이터를 분석하기 위한 Labview 프로그램이 계측용 호스트 시스템에 설치된다. 계측 방법은 실시간 데이터 수집과 추후 데이터 분석의 두 단계로 나눠진다.

실시간 데이터 수집 단계에서 Labview 프로그램은 DAQ 커넥터의 디지털 포트를 통해 입력되는 성능 정보와 아날로그 포트를 통해 입력되는 소비 전력 정보를 표본화하여 저장한다. 그림 9의 좌측 부분은 Labview 기반의 데이터 수집 프로그램이 성능과 전력 소모를 샘플링 하는 것을 보여준다. 데이터 수집의 시작과 종료는 Labview 프로그램 운영자가 제어할 수도 있고 플랫폼 보드에서 전달하는 시작/종료 신호를 이용하여 제어될 수도 있다. 호스트 계측시스템에 파일 형태로 수집된 표본 데이터는 추후 데이터 분석 단계를 통해 성능과 소비 전력으로 정량화된다. 그림 9의 우측 부분은 Labview 기반의 추후 데이터 분석 프로그램이 아날로그 표본 데이터로부터 소비 전력을 계산하는 것을 보여준다. 디지털 데이터는 전력 소모의 측정을 시작할 시점과 종료할 시점을 알려주고 이 정보를 이용하여 특정한 연산에 소요된 실행 시간을 계산할 수 있다.

성능 및 소비 전력에 대한 표본 데이터를 입력 받고 분석하는데 계측 시스템을 이용하는 것 이외에도 Labview 프로그램과 DAQ 장치를 이용하여 계측 호스트 시스템에서 개발 플랫폼으로 특정한 신호를 프로




그림 8 계측 시스템의 구성

그램 하여 출력시킬 수 있다. 이런 방법을 이용하여 플랫폼에 인위적인 오류 상황을 발생시켜 플랫폼에서 개발된 플래시 메모리용 하드웨어 소프트웨어의 안정성과 신뢰성을 검증할 수 있다.

4. 요약 및 정리

플래시 메모리는 소형 모바일 임베디드 정보 기기의 저장 장치로 사용되기 시작하여 최근에는 하드디스크를 대체하여 대용량 저장 장치로도 사용되고 있다. 플래시 메모리의 고유한 동작 특성과 제약 사항을 극복하면서도 고성능, 고신뢰성의 저장 장치를 개발하기 위해서는 별도의 하드웨어와 소프트웨어를 개발해야 하며 이를 위해서는 다양한 개발자의 요구 사항을 만족시킬 수 있는 개발 플랫폼이 필요하다.

본 논문에서는 이러한 필요성에 입각하여 자체적으로 개발한 Legacy 플랫폼, ASIC 플랫폼, SSD 플랫폼에 관하여 기술하였다. 세 종류의 개발 플랫폼은 공통적으로 다양한 종류의 호스트 인터페이스를 지원하고, FPGA를 이용하여 유연하고 빠른 하드웨어 프로토타이핑이 가능하다. 또한 세 보드 사이에서 호환 가능하고 확장 가능한 모듈 보드를 이용하여 다양한 종






그림 9 Labview 계측 프로그램의 실행 화면

류의 NVRAM을 지원할 수 있고, 정밀한 계측 시스템을 통해 성능과 소비 전력을 측정할 수 있다. 각각의 플랫폼을 이용하여 다양한 환경에서 적용될 수 있는 서로 다른 특징을 가진 플래시 메모리 하드웨어와 소프트웨어를 개발한 사례를 기술하였다.

참고문헌

- [1] F. Douglis, R. Caceres, F. Kaashoek, K. Li, B. Marsh, and J.A. Tauber, "Storage Alternatives for Mobile Computers," Proceedings of the 1st Symposium on Operating Systems Design and Implementation(OSDI), pp. 25–37, 1994.
- [2] G. Lawton, "Improved Flash Memory Grows in Popularity," IEEE Computer, vol. 39, no. 1, pp. 16–18, 2006.
- [3] MTD, "Memory Technology Device (MTD) Subsystem for Linux," <http://www.linux-mtd.infradead.org>
- [4] 유병곤, 류상욱, 윤성민, "유비쿼터스용 유니버설 메모리 기술 (MRAM, FeRAM, PRAM)," 전자통신동향 분석, 제20권, 제1호, pp. 130–138, 2005.
- [5] B. Kim, S. Cho, Y. Choi, and Y. Choi, "OneNAND (TM): A High Performance and Low Power Memory Solution for Code and Data Storage," Proc. 20th Non-Volatile Semiconductor Workshop, 2004.
- [6] Intel Corp., "Understanding the Flash Translation Layer (FTL) Specification," <http://developer.intel.com/>, 1998.
- [7] A. Ban, "Flash File System," US Patent, no. 5,404,485, Apr. 1995.
- [8] D. Woodhouse, "JFFS: The Journalling Flash File System," Proceedings of Ottawa Linux Symposium, 2001.
- [9] Aleph One, "YAFFS: Yet another flash filing system," <http://www.aleph1.co.uk/yaffs/>, 2002.
- [10] National Instrument, "What Is Data Acquisition," <http://www.ni.com/dataacquisition/whatis.htm>
- [11] Cirrus Logic, "EDB9315A Engineering Development Board," http://www.cirrus.com/en/pubs/manual/EDB9315A_Tech_Ref_Manual.pdf
- [12] XILINX, "Spartan-3 FPGA Family Data Sheet," http://direct.xilinx.com/support/documentation/data_sheets/ds099.pdf
- [13] XILINX, "Virtex-4 Family Overview," http://direct.xilinx.com/support/documentation/data_sheets/ds112.pdf
- [14] Samsung Electronics, NAND flash memory data sheets, <http://www.samsung.com/>
- [15] PRAMFS, "Protected and Persistent RAM File system" <http://pramfs.sourceforge.net/>



남 이 현

1998 서울대학교 전기공학부 졸업
1998~2002 콤텍시스템 기술연구소
2002~2004 퓨처시스템 기술연구소
2005~현재 서울대학교 전기컴퓨터공학부 석박
사통합과정

관심분야: 컴퓨터 구조, 운영체계, 내장형 시스템,
플래시 메모리 기반 저장 장치 시스템

E-mail : ehnam@archi.snu.ac.kr



최 기 석

2006 서울대학교 컴퓨터공학과 졸업
2008 서울대학교 전기컴퓨터공학부 석사

2008~현재 SK 에너지
관심분야: 컴퓨터 구조, 내장형 시스템, 플래시 메
모리

E-mail : cksdreams@hotmail.com



최 진 용

2005 서울대학교 전기공학부 졸업
2005~2006 서울대학교 컴퓨터연구소 보조연구원
2006~현재 서울대학교 전기컴퓨터공학부 석박
사통합과정

관심분야: 컴퓨터 구조, 운영체계, 내장형 시스템,
플래시 메모리

E-mail : jychoi@archi.snu.ac.kr



민 흥 준

2009 성균관대학교 컴퓨터공학과 졸업
2009~현재 서울대학교 전기컴퓨터공학부 석사
과정

관심분야: 컴퓨터 구조, 운영체계, 내장형 시스템,
플래시 메모리

E-mail : hjmin@archi.snu.ac.kr



민 상 렐

1983 서울대학교 컴퓨터공학과 졸업
1985 서울대학교 컴퓨터공학과 석사
1989 University of Washington 전산학 박사
1989~1990 IBM T.J Watson Research Center 객원
연구원

1990~1992 부산대학교 컴퓨터공학과 조교수

관심분야: 컴퓨터 구조, 병렬처리, 컴퓨터 성능 측정

E-mail : symin@archi.snu.ac.kr