Memory Access Reduction Scheme for H.264/AVC Decoder Motion Compensation

H.264/AVC 디코더의 움직임 보상을 위한 메모리 접근 감소 기법

  • 박경오 (동국대학교 전자공학과) ;
  • 홍유표 (동국대학교 IT학부 전자공학)
  • Published : 2009.04.30

Abstract

In this paper, a new motion compensation scheme to reduce external memory access frequency which is one of the major bottlenecks for real-time decoding is proposed. Most H.264/AVC decoders store reference pictures in external memories due to the large size and reference blocks are read into the decoder core as needed during decoding. If the reference data access is done for each reference block in decoding sequence, the memory bandwidth can be unacceptable for real-time decoding. This paper presents a memory access scheme for motion compensation to read as many reference data as possible with reduced memory access frequency by analyzing reference data access pattern for each macroblock. Experimental results show that the proposed motion compensation scheme leads to approximately 30% improvement in memory bandwidth requirement.

H.264/AVC 디코더의 하드웨어 구현 시 실시간 동작을 위한 가장 큰 장애 요소 중 하나인 외부 메모리 엑세스량을 크게 줄인 움직임 보상 기법을 제안한다. H.264/AVC 디코더의 움직임 보상용 참조 영상은 큰 용량 때문에 대게 외부 메모리에 보관되며, 참조 영역은 수시로 디코더 코어 내부로 읽혀지게 되는데, 단순히 참조 영역 단위별 순차적 메모리 접근을 할 경우 그 데이터 엑세스 량은 디코더의 실시간 동작이 불가능할 정도로 막대할 수가 있다. 본 논문에서는 참조 영역을 매크로블럭 단위로 분석하여 가급적 적은 메모리 엑세스로 필요한 참조 영역을 읽어 들이는 방식을 제안하고 있으며, 실험 결과 제안된 움직임 보상 기법은 단순한 순차적 참조 블록별 데이터 접근 방식 대비 외부 메모리 사용 대역폭을 약 30% 감소시킴을 확인할 수 있었다.

Keywords

References

  1. J. Li and N. Ling, 'Architecture and Bus-Arbitration Schemes for MPEG-2 Video Decoder,' IEEE Trans. Circuits and Systems for Video Technology, vol. 9, no. 5, pp. 727-736, Aug. 1999 https://doi.org/10.1109/76.780362
  2. N. Ling, N. Wang, D. Ho, 'An Efficient Controller Scheme for MPEG-2 Decoder', IEEE Trans. On Consumer Electronics, vol. 44, no. 2, pp. 451-458, May. 1998 https://doi.org/10.1109/30.681964
  3. H. Kim and I. Park, 'High-Performance and Low-Power Memory-Interface Architecture for Video Processing Applications,' IEEE Trans. Circuits and Systems for Video Technology, vol. 11, no. 11, pp. 1160-1170, Nov. 2001 https://doi.org/10.1109/76.964782
  4. S. Park, Y. Yi and I. Park, 'High Performance Memory Mode Control for HDTV Decoders', IEEE Trans. On Consumer Electronics, vol. 49, no. 4, pp. 451-458, Nov. 2003
  5. R. Wang, M. Li and Y. Zhang, 'High Throughput and Low Memory Access Sub-pixel Interpolation Architecture for H.264/AVC HDTV Decoder', IEEE Trans. On Consumer Electronics, vol. 51, no. 3, pp. 1006-1013, Nov. 2005 https://doi.org/10.1109/TCE.2005.1510515
  6. C. Tsai, T. Chen, T. Chen and L. Chen, 'Bandwidth optimized motion compensation hardware design for H.264/AVC HDTV decoder,' Proc. Int. Symp. Circuits and Systems, vol.2.pp273-276, Aug. 2005