초록
본 논문에서는 ASIC 기반으로 칩을 개발하는 경우에 ECO 단계에서 몇 가지 타이밍 위반을 효율적으로 수정할 수 있는 방법을 제안하고자 한다. 이러한 타이밍 위반은 여러 가지 원인으로 발생할 수가 있는데 이 원인들 중에서 툴들의 특성 때문에 발생하는 것이 주요인이다. 이러한 violation 중에서 가장 빈번히 발생하는 것이 셋업 시간 위반과 홀드 시간위반이다. 먼저 이러한 타이밍 위반이 발생하는 원인을 분석한 후에 이들을 극복하기 위한 타이밍 조절 방법을 제안한다. 각각의 타이밍 위반들은 데이터 요구 시간을 증가시키거나 데이터 도달 시간을 감소시킴으로서 해 결할 수 있는데 그 구체적인 방법들을 경우에 따라 제안한다. 이러한 방법들은 어떠한 정해진 알고리즘과 원리에 의해서 수행하기는 어렵고, 경우에 따라서 ASIC 엔지니어가 적절하게 선택하여 적용해야 한다.
In this paper, we propose an efficient methodology to fix timing violation in ECO step for ASIC process. Timing violation can occur from various reasons and the major cause is inconsistent correlation between EDA tools. The most frequent violation is setup time and hold time violation. First, we analyzed the reason of violation creation, and then proposed the adjusting method for overcome them. Each violation can be fixed by increasing data required time or decreasing data arrival time. We proposed the detailed technique on a case basis. It is difficult to execute these methods by routine of algorithm or principle. Therefore ASIC engineer needs to apply these technique to violation as conditions of the implemented design.
