Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Design of Clock and Data Recovery Circuit for 622Mbps Optical Network

622Mbps급 광 통신망용 버스트모드 클럭/데이터 복원회로 설계

  • Moon, Sung-Young (Department of Electronic Engineering, Hallym University) ;
  • Lee, Sung-Chul (Department of Electronic Engineering, Hallym University) ;
  • Moon, Gyu (Department of Electronic Engineering, Hallym University)
  • 문성용 (한림대학교 전자공학과) ;
  • 이성철 (한림대학교 전자공학과) ;
  • 문규 (한림대학교 전자공학과)
  • Published : 2009.02.25
Download PDF
⟨ Previous Next ⟩

Abstract

In this Paper, a novel 622Mbps burst-mode clock and data recovery (CDR) circuit is proposed for passive optical network (PON) applications. The CDR circuit is composed of CDR(Clock and Data Recovery) block and PLL(Phase Locked Loop) block. Lock dynamics is accomplished on the first data transition and data are sampled in the optimal point. The CDR circuit is realized in 0.35um CMOS process technology. With input pseudo-random bit sequences(PRBS) of $2^7-1$, the simulations show 17ps peak-to-peak retimed data jitter characteristics. The experimental results show that the proposed CDR circuits are operating as expected, recovering an incoming 622Mbps burst-mode input data without errors.

본 논문에서는 빠른 Acquisition time을 갖는 새로운 구조의 수동형 광 통신망에서 쓰이는 버스트 모드 수신기용 622Mbps급 클럭/데이터 복원회로를 제안하고, 이를 구현하였다. 제안된 회로는 CDR(Clock and Data Recovery) 블록과 PLL(Phase Locked Loop) 블록으로 나뉘며, CDR 블록은 클럭이 입력 데이터에 연동되어 지터가 내제된 입력 데이터에도 항상 최적의 샘플링 시점을 갖도록 설계하였다. PLL블록은 Multi-phase generation VCO를 통해 위상이 서로 다른 8개의 클럭을 CDR블록에 제공한다. 제안된 회로는 $0.35{\mu}m$ CMOS 공정을 이용하여 설계 및 레이아웃을 하였고, 시뮬레이션을 위해 $2^7-1$ PRBS 입력데이터를 사용하였다. 시뮬레이션 결과 Peak-to-Peak 지터는 17ps의 복원된 데이터 지터 특성을 가지며, 입력된 데이터는 손실 없이 복원하는 것을 확인하였다.

Keywords

References

  1. 박태성, 김아정, 'Technologies for Optical Transceivers for Burst Mode Operation', 전자공학회지, v.30 no.3, pp73-80, 2003년
  2. Hyeon Cheol Ki, 'An Automatic power Control Circuit suitable for High Speed Burst-mode optical transmitters', 대한전자공학회, 제43권 SD편 제11호, pp98-104, 2006
  3. Jae-Wook Lee, 'A Giga-bps Clock and Data Recovery Circuit with a new Phase Detector', 한국통신학회, Vo126, No.6B, pp848-855, 2001
  4. S. Gegaert and M. Steyaert, 'A skew tolerant CMOS level-based ATM data-recovery system without PLL topology', IEEE 1997 Custom Integrated Circuits Conference, pp.453-456, 1997 IEEE https://doi.org/10.1109/CICC.1997.606665
  5. M. Soyuer, 'A Monolithic 2.3Gb/s 100mW Clock and Dara recovery Circuit in Silicon Bipolar Technology', IEEE J.Solid-State Circuits, Vol1.28 no.12, pp.1310-1313, 1993 https://doi.org/10.1109/4.262004
  6. David A Johns and Ken Martin, Analog Integrated Circuit Design, wiley, 1997
  7. B. Razavi, 'A 2GHz 1.6mW Phase-Locked Loop', in Digest of Technical Papers of the 1996 Symposium on VLSI Circuit, pp.26-27, 1996
  8. M. Banu and AE. Dunlop, "Clock recovery circuits with instantaneous locking", Electron. Lett vol.28, no.23, pp.2127-2130, 1992 https://doi.org/10.1049/el:19921366