대한전자공학회논문지SD (Journal of the Institute of Electronics Engineers of Korea SD)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

심장박동 조절장치를 위한 저전압 저전력 델타 시그마 모듈레이터

A Low-Voltage Low-Power Delta-Sigma Modulator for Cardiac Pacemaker Applications

  • 채영철 (연세대학교 전기.전자공학과) ;
  • 이정환 (연세대학교 전기.전자공학과) ;
  • 이인희 (연세대학교 전기.전자공학과) ;
  • 한건희 (연세대학교 전기.전자공학과)
  • Chae, Young-Cheol (Department of Electrical and Electronic Eng., Yonsei University) ;
  • Lee, Jeong-Whan (Department of Electrical and Electronic Eng., Yonsei University) ;
  • Lee, In-Hee (Department of Electrical and Electronic Eng., Yonsei University) ;
  • Han, Gun-Hee (Department of Electrical and Electronic Eng., Yonsei University)
  • 발행 : 2009.01.25
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

심장박동 조절장치를 위한 저전압 저전력 델타 시그마 모듈레이터를 제안하였다. 제안된 회로는 feedforward 구조를 이용한 델타 시그마 모듈레이터 단을 계단식 형태로 설계하였으며, 이를 통하여 저전압 환경에서도 비교적 높은 해상도를 구현할 수 있었다. 인버터 기반의 스위치드 커패시터 회로를 이용하여 전력소모를 최소화하고, 낮은 전압에서도 동작 가능하도록 설계되었다. 제안된 회로는 $0.35-{\mu}m$ CMOS 공정을 이용하여 구현되었으며, 샘플링 주파수가 7.6 kHz 이고 120Hz 대역폭에서 61-dB SNDR, 63-dB SNR, 그리고 65-dB DR 을 가진다. 이때 전력소모는 1-V 전원전압에서 280 nW에 불과하다.

A low voltage, low power delta-sigma modulator is proposed for cardiac pacemaker applications. A cascade of delta-sigma modulator stages that employ a feedforward topology has been used to implement a high-resolution oversampling ADC under the low supply. An inverter-based switched-capacitor circuit technique is used for low-voltage operation and ultra-low power consumption. An experimental prototype of the proposed circuit has been implemented in a $0.35-{\mu}m$ CMOS process, and it achieves 61-dB SNDR, 63-dB SNR, and 65-dB DR for a 120-Hz signal bandwidth at 7.6-kHz sampling frequency. The power consumption is only 280 nW at 1-V power supply.

키워드

참고문헌

  1. J. G. Webster, Design of cardiac pacemakers. Piscataway, NJ: IEEE Press, 1995
  2. L.S.Y. Wong, S. Hossain, A. Ta, J. Edvinsson, D.H. Rivas, H. Naas, 'A very low-power CMOS mixed-signal IC for implantable pacemaker applications,' IEEE J Solid-State-Circuits, vol. 39, pp. 2446-2456, Dec. 2004 https://doi.org/10.1109/JSSC.2004.837027
  3. K. Nam , S-M. Lee , D. K. Su and B. A. Wooley 'A low-voltage low-power sigma-delta modulator for broadband analog-to-digital conversion,' IEEE J Solid-State Circuits, vol. 40, pp. 1855-1864, Sep. 2005 https://doi.org/10.1109/JSSC.2005.852161
  4. G. Ahn , D. Chang , M. Brown , N. Ozaki , H. Youra , K. Yamamura , K. Hamashita , K. Takasuka , G. C. Ternes and U. Moon 'A 0.6-V 82-dB delta-sigma audio ADC using switched-RC integrators,' IEEE J Solid-State Orcuits, vol. 40, pp. 2398-2407, Dec. 2005 https://doi.org/10.1109/JSSC.2005.856286
  5. Y. Chae, I. Lee, G. Han, 'A 0.7 V 36 $\mu$W 85 dB DR Audio $\Delta\Sigma$ Modulator Using Class-C Inverter,' in Proc. IEEE Int Solid-State Orcuits Cont, vol. 1, San Francisco, CA, Feb, 2008, pp. 490-491
  6. T. B. Cho and P. R. Gray, 'A 10b, 20Msample/s, 35mW pipeline AID converter,' IEEE J. Solid-State Circuits, vol. 30, pp. 166-172, Mar. 1995 https://doi.org/10.1109/4.364429
  7. V.S.L. Cheung, H.c. Luong, 'A 0.9 V 0.5 $\mu$W CMOS single switched opamp signal conditioning system for pacemaker applications,' in Proc. IEEE Int Solid-State Circuits Cont, vol. 1, San Francisco, CA, Feb, 2003, pp. 408-409
  8. A. Gerosa, A. Maniero, and A. Neviani, 'A fully integrated two-channel AID interface for the acquisition of cardiac signals in implantable pacemakers,' IEEE J Solid-State Circuits, vol. 39, no. 7, pp. 1083-1093, Jul. 2004 https://doi.org/10.1109/JSSC.2004.829921