Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

An Effective Parallel ALPG for High Speed Memory Testing Using Instruction Analyzer

명령어 분석기를 이용한 고속 메모리 테스트를 위한 병렬 ALPG

  • Yoon, Hyun-Jun (Department of Electrical and Electronic Engineering, Yonsei University) ;
  • Yang, Myung-Hoon (Department of Electrical and Electronic Engineering, Yonsei University) ;
  • Kim, Yong-Joon (Department of Electrical and Electronic Engineering, Yonsei University) ;
  • Park, Young-Kyu (Department of Electrical and Electronic Engineering, Yonsei University) ;
  • Park, Jae-Seok (Department of Electrical and Electronic Engineering, Yonsei University) ;
  • Kang, Sung-Ho (Department of Electrical and Electronic Engineering, Yonsei University)
  • 윤현준 (연세대학교 공과대학 전기전자공학과) ;
  • 양명훈 (연세대학교 공과대학 전기전자공학과) ;
  • 김용준 (연세대학교 공과대학 전기전자공학과) ;
  • 박영규 (연세대학교 공과대학 전기전자공학과) ;
  • 박재석 (연세대학교 공과대학 전기전자공학과) ;
  • 강성호 (연세대학교 공과대학 전기전자공학과)
  • Published : 2008.09.25
Download PDF
⟨ Previous Next ⟩

Abstract

As the speed of memory is improved vey fast the advanced test equipments are needed to test the ultra-high speed memory devices efficiently. It is necessary to develop the Algorithmic Pattern Generator (ALPG) that tests fast memory devices effectively using the instructions that testers want to use. In this paper, we propose a new parallel ALPG for the ultra-high speed memory testing. The proposed ALPG can generate patterns for fast memory devices at high speed using manual instructions by the Instruction Analyzer.

메모리의 속도가 빠르게 향상됨에 따라, 고속 메모리를 테스트하기 위한 테스트 장비가 요구되고 있다. 특히 고속 메모리를 사용자가 원하는 명령어를 그대로 사용하여 효율적으로 테스트할 수 있도록 패턴을 만들어 내는 알고리즘 패턴 생성기(ALPG)가 필요하다. 본 논문에서는 고속 메모리 테스트를 위한 새로운 병렬 ALPG를 제안한다. 제안하는 ALPG는 명령어 분석기를 통해 사용자가 실행하고자 하는 명령어를 그대로 사용하여 고속 메모리 테스트를 위한 패턴을 생성할 수 있다.

Keywords

References

  1. S. Kikuchi, Y. Hayashi, T. Matsumoto, R. Yoshino, R. Takagi, "A 250 MHz shared-resource VLSI test system with high pin count and memory test capability", Proceedings of IEEE International Test Conference, pp. 558-566, Washington, D.C., USA, August 1989
  2. H. Imada, K. Fujisaki, T. Ohsawa, M. Tsuto, "Generation technique of 500 MHz ultra-high speed algorithmic pattern", Proceedings of IEEE International Test Conference, pp. 677-684, Washington, D.C., USA, October 1996
  3. K. Yamasaki, I. Suzuki, A. Kobayashi, K. Horie, Y. Kobayashi, H. Aoki, H. Hayashi, K. Tada, K. Tsutsumida, K. Higeta, "External Memory BIST for System-in-Package", Proceedings of IEEE International Test Conference, pp. 1-10, Austin, Texas, USA, November 2005
  4. A. T. Sivaram, D. Fan, A. Yiin, "Efficient Embedded Memory Testing With APG", Proceedings of IEEE International Test Conference, pp. 47-54, Baltimore, MD, USA, October 2005
  5. 윤현준, 양명훈, 김용준, 박영규, 이대열, 강성호, "고속 메모리 테스트를 위한 파이프라인 ALPG", 테스트 학술대회, 서울, 대한민국, 2007년 6월
  6. ATL-51 Pattern Program Reference Manual. Release 2004. 04, Advantest Corporation, Tokyo, Japan
  7. Virtex-4 User Guide. Release 2007. 04, Xilinx Inc., San Jose, CA
  8. Synplify Userguide. Release 2004. 02, Synplicity Inc., Sunnyvale, CA