한국통신학회논문지 (The Journal of Korean Institute of Communications and Information Sciences)

  • 제33권5C호
  • /
  • Pages.395-402
  • /
  • 2008
  • /
  • 1226-4717(pISSN)
  • /
  • 2287-3880(eISSN)
한국통신학회 (The Korean Institute of Commucations and Information Sciences)
권호 표지

DLL 기반의 듀티 보정 회로를 적용한 무선랜용 I/Q 채널 12비트 40MS/s 파이프라인 A/D변환기

An I/Q Channel 12bit 40MS/s Pipeline A/D Converter with DLL Based Duty-Correction Circuit for WLAN

  • 이재용 (페어차일드 코리아 반도체) ;
  • 조성일 (인하대학교 전자공학과 정보전자 공동 연구소) ;
  • 박현묵 (인하대학교 전자공학과 정보전자 공동 연구소) ;
  • 이상민 (인하대학교 전자공학과 정보전자 공동 연구소) ;
  • 윤광섭 (인하대학교 전자공학과 정보전자 공동 연구소)
  • 발행 : 2008.05.31
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 무선 통신 분야의 WLAN/WMAN 시스템에 집적화할 수 있도록 I/Q 채널 12비트 40MS/s 파이프라인 아날로그-디지털 변환기를 제안하였다. 제안하는 A/D 변환기는 높아진 동작 속도와 CMOS 소자의 최소 선폭이 작아지며 생기는 듀티 사이클의 변화를 보정해 줄 수 있는 DLL 기반의 듀티 사이클 보정 회로를 집적화 하였다. 입력 듀티 사이클이 1%에서 99%까지 변동이 있어도 정확한 50%의 듀티 사이클을 가진 신호로 보정 가능하도록 설계하였다. 제작된 A/D 변환기는 $0.18{\mu}m$ CMOS n-well 1-poly 6-metal 공정으로 제작되었으며, 전력 소모는 1.8V 전원 전압에서 184mW이다. 샘플링 및 입력 주파수가 각각 20MHz, 1MHz 일 때 52dB의 SNDR과 59dBc의 SFDR을 나타내었다.

In this paper, an I/Q channel 12bits 40MS/s Pipeline Analog to Digital Converter that is able to apply to WLAN/WMAN system is proposed. The proposed ADC integrates DLL based duty-correction circuit which corrects the fluctuations in the duksty cycle caused by miniaturization of CMOS devices and faster operating speeds. It is designed as a 1% to 99% input clock duty cycle could be corrected to 50% output duty cycle. The prototype ADC is implemented in a $0.18{\mu}m$ CMOS n-well 1-poly 6-metal process and dissipates 184mW at 1.8V single supply The SNDR of the proposed 12bit ADC is 52dB and SFDR of 59dBc(@Fs=20MHz, Fin=1MHz) is measured.

키워드

참고문헌

  1. D. J. Johnston, and M. LaBrecque, "IEEE 802.16 WirelessMAN Specification Accelerates Wireless Broadband Access," Technology Intel magazine, August 2003
  2. L. Perraud, et al., "A Dual-Band 802.11 a/b/g Radio in 0.18um CMOS," IEEE ISSCC, Vol.47, pp.94-95, Feb. 2004
  3. S. Karthikeyan, "Clock duty cycle adjuster circuit for switched capacitor circuits," Electron. Lett., Vol.38. No.18, pp.1008-9, Aug. 2002 https://doi.org/10.1049/el:20020657
  4. J. Doyle, Y.J. Lee, Y.-B. Kim, H. Wilsch, and F. Lombardi, "A CMOS subbandgap reference circuit with 1-V power supply voltage,' IEEE J. Solid-State Circuits, Vol.39, No.1, pp.252-255, Jan. 2004 https://doi.org/10.1109/JSSC.2003.820882
  5. Lewis, S.H. and Gray, P.R., "A pipeline 5Msample/s 9bit analog-to-digital converter," IEEE JSSC, Vol.SC-22, pp.954-61, Dec. 1987
  6. B. Song, S. Lee and M. F. Tompsett, "A 10-b 15-MHz CMOS Recycling Two-Step A/D Converter," IEEE J. Solid-State Circuits, Vol.25, No.6, pp.1328-1338, Dec. 1990 https://doi.org/10.1109/4.62176
  7. C. R. Grace, P. J. Hurst and Stephen H. Lewis, "A 12-bit 80-MSample/s Pipelined ADC With Bootstrapped Digital Calibration," IEEE J. Solid-State Circuits, Vol.40, No.5, pp.1038-46, May. 2005 https://doi.org/10.1109/JSSC.2005.845972
  8. Sungjoon Kim, "A 960-Mb/s/pin Interface for Skew-Tolerant Bus Using Low Jitter PLL," IEEE J. Solid-State Circuits, Vol.32, No.5, pp.691-700, May. 1997 https://doi.org/10.1109/4.568836
  9. J. G. Maneatis, "Low-jitter process-independent DLL and PLL based on self-biased techniques," IEEE J. Solid-State Circuits, Vol.31, pp.1723-1732, Nov. 1996 https://doi.org/10.1109/JSSC.1996.542317
  10. J.N. Jang and H.J. Park, "An All-Digital CMOS Duty Cycle Correction Circuit with a duty cycle correction range of 15-to-85% for multi-phase applications," IEICE TRANS. Electron., Vol.E88-C, No.4, pp.773-7, Apr. 2005 https://doi.org/10.1093/ietele/e88-c.4.773
  11. B. Min, Y. Cho, H. Chae, H. Park and S. Lee, "A 10b 100MS/s 1.4mm2 56mW 0.18um CMOS A/D Converter with 3-D Fully Symmetrical Capacitors," IEICE Trans. on Electronics, Vol.E89-C, No.5, pp.630-635, May 2006 https://doi.org/10.1093/ietele/e89-c.5.630