

# 평판디스플레이 응용을 위한 차동 FPCB 전송선 설계 최적화

류지열\*.노석호\*\*.이형주\*\*

Design Optimization of Differential FPCB Transmission Line for Flat Panel Display Applications

Jee-Youl Ryu\*.Seok-Ho Noh\*\*.Hyung-Joo Lee\*\*

이 논문은 2006학년도 안동대학교 특성화추진지원사업에 의하여 연구되었음

## 요 약

본 논문에서는 저전압 차동 신호(Low-Voltage Differential Signaling, LVDS) 전송방식의 응용을 위한 차동 전송 접속 경로의 분석 및 설계 최적화 방법을 제안한다. 차동 전송 경로 및 저전압 스윙 방법의 발전으로 인해 LVDS 방식은 데이터 통신 분야, 고 해상도 디스플레이 분야, 평판 디스플레이 분야에서 매우 적은 소비전력, 개선된 잡음 특성 및 고속 데이터 전송률을 제공한다. 본 논문은 차동 유연성 인쇄 회로 보드(flexible printed circuit board, FPCB) 전송선에서 선 폭, 선 두께 및 선 간격과 같은 전송선 설계 변수들의 최적화 기법을 이용하여 직렬 접속된 전송선에서 발생하는 임피던스 부정합과 신호 왜곡을 감소시키기 위해 개선 모델과 새로이 개발된 수식을 제안한다. 이러한 차동 FPCB 전송선의 고주파 특성을 평가하기 위해 주파수 영역에서 전파(full-wave) 전자기 시뮬레이션, 시간 영역 시뮬레이션 및 S 파라미터 시뮬레이션을 각각 수행하였다. 17.5 $\mu\text{m}$ 과 35 $\mu\text{m}$ 의 전송선의 경우, 전극 폭에서의 약 10% 변화가 차동 임피던스에서의 약 6%와 5.6%의 변화를 각각 보였으나, 전송선 간 간격은 차동 및 특성 임피던스에 거의 영향을 주지 않음을 확인하였다. 또한 전송선 간격이 증가할수록 상호 인덕턴스 및 커패시턴스가 감소하기 때문에 누화 잡음을 감소시키기 위해 신호 전송선간의 간격을 180 $\mu\text{m}$  이상 유지해야함을 확인하였다.

## ABSTRACT

This paper addresses the analysis and the design optimization of differential interconnects for Low-Voltage Differential Signaling (LVDS) applications. Thanks to the differential transmission and the low voltage swing, LVDS offers high data rates and improved noise immunity with significantly reduced power consumption in data communications, high-resolution display, and flat panel display. We present an improved model and new equations to reduce impedance mismatch and signal degradation in cascaded interconnects using optimization of interconnect design parameters such as trace width, trace height and trace space in differential flexible printed circuit board (FPCB) transmission lines. We have carried out frequency-domain full-wave electromagnetic simulations, time-domain transient simulations, and S-parameter simulations to evaluate the high-frequency characteristics of the differential FPCB interconnects. The 10% change in trace width produced change of approximately 6% and 5.6% in differential impedance for trace thickness of 17.5  $\mu\text{m}$  and 35  $\mu\text{m}$ , respectively. The change in the trace space showed a little change. We believe that the proposed approach is very helpful to optimize high-speed differential FPCB interconnects for LVDS applications.

## 키워드

저전압 차동 신호 (LVDS) 전송방식, 차동 전송선, flexible PCB (FPCB), 고속

\* 삼성 SDI Co. Ltd.

접수일자 2008. 01. 22

\*\* 안동대학교 전자공학과

## I. 서 론

최근 액정 디스플레이를 이용한 모바일과 평판 디스플레이 응용 분야에서 소비자들은 더 높은 디스플레이 해상도 및 더 높은 색상 깊이를 요구하고 있다. 더 높은 성능을 요구하는 이러한 경향에 비해 현재 개발되어 있는 일반적인 기술은 제한된 데이터 유통과 소비전력 문제로 인해 효율이 떨어지는 단점이 있다. 이러한 단점을 보완하기 위해 개발된 새로운 기술이 저전압 차동 신호 방식(LVDS, Low-Voltage Differential Signaling)이다[1-5]. 이 방식은 더 적은 소비전력으로 더 많은 데이터를 고속으로 전송시킬 수 있을 뿐만 아니라 외부 잡음 및 전자기파 간섭(EMI, Electromagnetic Interference)에 강한 장점을 지니고 있다[6-10].

유연성 인쇄 회로 보드(FPCB, Flexible Printed Circuit Board)는 유연성이 있고, 기능이 다양하며, 가볍기 때문에 LVDS 전송방식을 이용한 모바일 응용 분야에 널리 사용되고 있다[5-6]. 그림 1은 FPCB의 대표적인 구조를 나타낸 것이다. LVDS 전송방식은 고속으로 데이터를 처리하기 때문에 데이터의 손실 및 부정합을 줄이기 위해 송수신부 간에 임피던스 정합이 매우 중요하다. 특히 FPCB 위에 LVDS 전송방식을 적용할 경우 차동전송선에 대한 등가 모델을 어떻게 만들고 설계하느냐 따라 임피던스 정합 여부에 많은 영향을 미친다[4-6]. 임피던스 정합은 송수신부 간에 반사 손실, 누화(cross-talk) 및 부정합에 중요한 변수로 작용하나, 아직까지 FPCB에 대한 신뢰할만한 전송선 등가 모델이 제안되고 있지 않다.




그림 1. FPCB의 대표적인 구조  
Fig. 1. A typical structure of a FPCB.

본 논문에서는 LVDS의 응용을 위한 차동 FPCB 전송선의 분석 및 설계 최적화를 다루고 있다. 직렬 연결된 결합 경로에서 임피던스 부정합과 신호 저하 현상을 줄이기 위해 개선된 모델과 새로 개발된 수식을 제안한다. 이러한 모델은 차동 FPCB 전송선에서 전송선 폭, 전송선 두께 및 전송선 간격과 같은 설계 변수들을 최적화한다. 차동 FPCB의 고주파수 특성을 분석하기 위해 주파수 영역에서 전파(full-wave) 전자기 시뮬레이션 및 S-파라미터 시뮬레이션을 이용하여 특성 임피던스, 차동 임피던스, 반사계수 및 근접(near-end) 누화(cross-talk) 계수 등을 평가하였다.

## II. 전송선 분석 및 최적화

### 2.1. LVDS 전송방식 개요 및 접속

LVDS 전송방식은 고속으로 데이터를 전송하기 위해 저전압 진폭 폭 및 반대 극성을 가진 신호를 처리하는 방식이다. 그림 2는 LVDS 전송방식을 간략히 도식화 한 것이다. LVDS 출력부는 보통 차동의 두 전송선을 구동하는 3.5mA의 전류원으로 구성되어 있다. LVDS 수신부는 직류에 대해 높은 입력 임피던스를 갖기 때문에, 구동 전류의 대부분이 100ohm 종단 저항을 통해 흐르게 되고, 수신부의 입력단에 약 350mV의 전압을 공급하게 된다.




그림 2. LVDS 전송방식에 대한 단순 개념도  
Fig. 2. Simplified diagram of LVDS.

### 2.2. 전송선 분석

그림 3에 도시한 것과 같이, 50ohm 커넥터를 가진 전송 매체에 대한 FPCB 접속 경로를 생각해 보자.




그림 3. 전송 매체 간 상호 연결선  
Fig. 3. Interconnects for transmission media.

접속 경로들은 송수신부의 FPCB 전송선과 FPCB 케이블로 구성되어 있다. 수신부의 100ohm 종단 저항은 수신부와 구동부 간에 연결된 전송선의 임피던스를 정합시키기 위해 사용되었다. 이러한 종단 저항을 삽입하여 임피던스 정합을 시키는 이유는 고속으로 전송되는 신호의 반사 손실을 줄여 신호의 질이 저하되는 현상을 현저히 줄이기 위한 것이다. 각 접속 경로의 임피던스가 일치하지 않을 때 (부정합되어 있을 때), 입사파의 손실이 발생한다. 식 (2.1a) ~ (2.1e)는 각 접속 경로에 대한 반사 계수를 나타낸 것이다. 입사파의 진폭에 대해 반사파의 진폭을 표준화한 것이 반사 계수,  $\Gamma$ 이다.

$$\Gamma_{0D1} = \frac{Z_{0D2} - Z_{0D1}}{Z_{0D2} + Z_{0D1}} \quad (2.1a)$$

$$\Gamma_{0D2} = \frac{Z_{0D3} - Z_{0D2}}{Z_{0D3} + Z_{0D2}} \quad (2.1b)$$

$$\Gamma_{0D3} = \frac{Z_{0D4} - Z_{0D3}}{Z_{0D4} + Z_{0D3}} \quad (2.1c)$$

$$\Gamma_{0D4} = \frac{Z_{0D5} - Z_{0D4}}{Z_{0D5} + Z_{0D4}} \quad (2.1d)$$

$$\Gamma_{0D5} = \frac{R_T - Z_{0D5}}{R_T + Z_{0D5}} \quad (2.1e)$$

여기서,  $Z_{0D1} \sim Z_{0D5}$ 는 접속 경로의 임피던스를 나타낸다.

전송선이 완전히 정합되어 있을 때 (예:  $Z_{0D1} = Z_{0D2}$ ),  $\Gamma=0$ 이고 어떠한 반사 손실도 발생하지 않는다. 일반적으로 신호 반사를 최소화하기 위해 접속경로에 존재하는 모든 임피던스 값들이 100ohm의 목표 값에서  $\pm 10\%$ 이내가 되도록 설계하여야 한다. 그럼 3과 같이 FPCB 전체의 전송선 길이를 최소화해야 하는데, 이는 TX와 RX를 가능한 한 가까이 배치하여, clock skew (극성이 다른 두 신호간의 위상 지연)를 줄이기 위한 필수 설계 요소이다.

그림 4는 차동 전송선 상에 작용하는 차동 모드 신호의 전기장 분포를 나타낸 것이다. 각각 다른 극성을 가진 신호가 두께와 폭이 같은 대칭 전송선을 통과할 경우, 그림 4(a)와 같이 균일한 전기장을 생성하지만 그림 4(b)와 같이 비대칭 전송선을 통과할 경우 한쪽으로 치우치는 현상이 발생하며, 이러한 현상은 전자기파 간섭을 초래 한다. GHz 주파수대에서는 이러한 임피던스 부정합으로 인한 불연속 현상이 신호 순결도 (signal integrity)에 심각한 저하를 일으키며, 특히 LVDS 전송방식과 같은 고속 저전압 전송방식에서는 가장 중요시해야 할 요소 중의 하나이다. 따라서 좋은 임피던스 정합을 위해 FPCB에 대한 정확한 모델링과 함께 철저한 전송선 분석이 이루어져야 한다.




그림 4. 차동 전송선에 대한 오드 모드 신호  
Fig. 4. Odd mode signals on differential lines.

### 2.3. 개선된 모델 및 새로운 식 개발

본 논문에서는 FPCB에 대해 개선된 전송선 모델 및 새로이 개발된 식을 제안한다. 그림 5는 매몰 결합형 (buried coupled) 마이크로 스트립 구조를 지닌 개선된 FPCB 모델을 나타낸 것이다. 이러한 모델은 기존의 결합형 마이크로 스트립 구조위에 유전율이  $\epsilon_r 2$ 인 폴리이미드(PI) 및 접착제(에폭시)를 포함한다. 또한 유전체 기판물질로서 얇은 폴리이미드 필름을 가지고 있다.




그림 5. FPCB에 대한 매몰 결합형 마이크로 스트립 모델  
Fig. 5. Buried coupled micro-strip model for FPCB.

그림 6은 결합형 전송선의 차동 모드 전기장 분포 및 그에 대한 등가 커패시턴스 회로를 나타낸 것이다. 이러한 등가 커패시턴스 회로 및 개선된 FPCB 모델을 이용하여 새로운 식을 개발할 수 있다. 대칭 차동 전송선은 동일하지만 반대 극성의 신호를 가지며, 두 전송선 중앙부에서 자기장이 상쇄되고 전기장이 결합되는 경향이 있다. 두 도체간의 커패시턴스는 전기력선 궤도의 함수로 표현된다.




그림 6. (a) 결합 전송선에 대한 차동 모드 방사 및 (b) 등가 커패시턴스 회로  
Fig. 6. (a) Differential-mode excitations for a coupled line and (b) equivalent capacitance networks.

그림 6(a)에 표현되어 있듯이 한 전기력선 궤도 그룹은 신호 전송선과 접지면 간의 수직 전기력선을 구성하며, 다른 전기력선 궤도 그룹은 두 전송선 간의 수평 전

기력선을 형성한다. 차동 모드의 경우 중심선을 중심으로 기대칭을 형성하기 때문에 두 전도체간에 전압이 0인 점이 존재한다. 이러한 현상을 그림 6(b)와 같이 표현할 수 있다.

즉 그림 6(b)를 이용한 차동 모드에 대한 커패시턴스 수식 및 차동 임피던스는 각각 식 (2.2) 및 (2.3)으로 표현된다.

$$C_o = C_{11} + 2C_{12} = C_{22} + 2C_{21} \quad (2.2)$$

$$Z_{\text{diff}} = \frac{1}{vC_o} \quad (2.3)$$

여기서  $v$ 는 신호의 전송 속도를 나타내며,  $Z_{\text{diff}}$ 는 커패시턴스  $C_0$ 를 계산하면 결정할 수 있다.

식 (2.4a) 및 (2.4b)는 식 (2.2), 식 (2.3), 그림 5, 그림 6에 표현된 개선된 FPCB 모델 및 등가 회로를 이용하여 개발된 수식을 나타낸 것으로, 매립 결합형 마이크로 스트립 구조에 대한 특성 임피던스와 차동 임피던스를 나타낸 것이다. 식 (2.4a)는 참고문헌 [11]에서 이미 알려진 수식이고, (2.4b)는 본 연구에서 새로 개발한 수식이다.

$$Z_0 = \frac{87}{\sqrt{\epsilon_{r1} + 1.41}} \ln\left(\frac{5.98h_1}{0.8w+t}\right) \quad (2.4a)$$

$$Z_{\text{diff}} = 2Z_0 \sqrt{\frac{\epsilon_{r1}ws + 5h_1\epsilon_{r2}(w+t)}{\epsilon_{r1}ws + 1.5h_1\epsilon_{r1}\epsilon_{r2}(w+t)}} \quad (2.4b)$$

여기서,  $\epsilon_{r1}$ 과  $\epsilon_{r2}$ 는 각각 기판 필름 PI와 매몰층 (PI+접착제)에 대한 유전율을 나타낸 것이고, 변수  $h_1$ ,  $w$ ,  $t$ , 및  $s$ 는 각각 PI 두께, 전송선 폭, 전송선 두께 및 전송선 간 거리를 나타낸 것이다.

결합 잡음 혹은 누화는 신호 전송선이 아주 근접해 있음으로 인해 신호 전송선 간의 상호 인덕턴스 및 커패시턴스에 의해 초래되는 전기 잡음을 의미한다. 적절한 설계를 통해 이러한 잡음을 최소화하지 않으면, LVDS 전송방식과 같은 고속 디지털 통신에서 전송 신호 오류를 발생시킨다. 식 (2.5a)는 참고문헌 [8]에서 알려져 있고, 식 (2.5b)는 참고문헌 [11] 알려진 수식을 수정한 것이다. 원점(far-end) 혹은 순방향 누화는 매몰형 마이크로 스트립 구조에서는 보통 별 문제가 되지 않기 때문에 본 연구에서는 근점(near-end) 혹은 역방향(backward) 누화만을


고려하였다. 만일 결합 전송선이 전송선 특성 임피던스에 대해 근점에서 완전히 정합이 되었을 경우, 어떠한 반사 손실과 근점 누화도 발생하지 않는다.

$$CT_{NE} = \frac{1}{1 + [(w+s)/h_1]^2} \cdot \left( \frac{T_{RT}}{t_r} \right) \cdot \frac{Tol(Z_0) + Tol(R_T)}{2} \quad (2.5a)$$


$$T_{RT} = 2 \cdot l \cdot 85 \sqrt{0.475 \epsilon_{r1} + 0.67} \quad (2.5b)$$

여기서, CTNE는 근점 누화 계수, TRT는 왕복(round-trip) 전파 시간, tr은 신호 상승시간, Tol(Z0) 및 Tol(RT)는 Z0와 RT에 대한 허용오차, l은 전송선 길이를 나타낸다.

던스는 거의 변화를 보이지 않음을 나타내는데, 이러한 결과는 전송선 간의 거리는 임피던스의 변동에 별 영향을 미치지 않음을 의미한다.



(a)



(b)

그림 7. (a) 전송선 폭 비 및 (b) 전송선간 거리 비에 따른 특성 임피던스 및 차동 임피던스의 변화

Fig. 7. The effect of (a) trace width ratio and (b) trace space ratio of differential interconnects on characteristic and differential impedances.


### 3.2. 반사 계수

그림 8(a)에서 알 수 있듯이 17.5μm의 전송선의 경우, 전극 폭에서의 약 10% 변화가 차동 임피던스에서의 약 6%의 변화를 보였다. 35μm의 전송선의 경우, 전극 폭에서의 약 10% 변화가 차동 임피던스에서의 약 5.6%의 변화를 보였다. 식 (2.4a) 및 (2.4b)에서 알 수 있듯이 차동 임피던스는 전송선 두께의 증가에 따라 민감한 변화를 보였다. 이러한 결과는 전송선을 설계할 때 차동 임피던스가 전송선의 두께에 민감하기 때문에 잘 선택해야 함을 의미한다. 그림 8(b)는 전송선 간 간격이 50% 변하더라도 차동 임피던스의 변화는 1% 이하이고, 특성 임피


던스는 거의 변화를 보이지 않음을 나타내는데, 이러한 결과는 전송선 간의 거리는 임피던스의 변동에 별 영향을 미치지 않음을 의미한다. 그림 8(a)에서 기준 폭은 75μm으로 정하였고, 그림 8(b)에서 기준 간격은 180μm로 하여 실제 LVDS 전송선에 적합한 값을 선택하였다. 시뮬레이션에 사용된 전송선의 특성 및 차동 임피던스에 대한 기준 값은 각각 50ohm과 100ohm을 갖도록 설계되어 있다. 다른 전송선 설계 변수들, 즉 h1, 간격, 폭, 길이 등은 그림에 표시되어 있다. 시뮬레이션은 LVDS 전송속도를 고려하여 500MHz에서 수행하였고, 식 (2.4a) 및 (2.4b)를 이용하였다.

그림 8(a)에서 알 수 있듯이 17.5μm의 전송선의 경우, 전극 폭에서의 약 10% 변화가 차동 임피던스에서의 약 6%의 변화를 보였다. 35μm의 전송선의 경우, 전극 폭에서의 약 10% 변화가 차동 임피던스에서의 약 5.6%의 변화를 보였다. 식 (2.4a) 및 (2.4b)에서 알 수 있듯이 차동 임피던스는 전송선 두께의 증가에 따라 민감한 변화를 보였다. 이러한 결과는 전송선을 설계할 때 차동 임피던스가 전송선의 두께에 민감하기 때문에 잘 선택해야 함을 의미한다. 그림 8(b)는 전송선 간 간격이 50% 변하더라도 차동 임피던스의 변화는 1% 이하이고, 특성 임피

여 실제 LVDS 전송선에 적합한 값들을 선택하였다. 전송선 설계 변수들, 즉  $h_1$ , 간격, 폭, 길이 등은 그림에 표시되어 있다. 시뮬레이션은 LVDS 전송속도를 고려하여 500MHz에서 수행하였고, 그림 7 및 식 (2.1e)를 이용하였다.



(a)



(b)

그림 8. (a) 전송선 폭 비 및 (b) 전송선간 거리 비에 따른 반사계수 및 차동 반사계수의 변화

Fig. 8. The effect of (a) trace width ratio and (b) trace space ratio of differential interconnects on reflection coefficients.


그림 8(a) 및 (b)에서 알 수 있듯이 35μm의 전송선 두께의 경우가 17.5μm의 전송선 두께를 가진 경우보다 더 큰 반사 계수를 보였다. 이러한 결과는 FPCB 위에 더 얇은 전송선 구조가 반사 손실을 줄이는데 유리함을 의미한다. 또한, 전송선 폭이 증가할수록 반사 계수가 증가하고, 전송선 간격이 증가할수록 반사 계수는 감소함을 알 수 있다.

### 3.3. 근점 누화 계수


그림 9는 FPCB 차동 전송선의 폭 및 간격에 대한 근점에서의 누화의 영향을 나타낸 것이다. Z0 및 RT에 대한 허용오차는 10%로, 신호 상승 시간은 2ns로 가정하였다. 그림 9에 표현된 결과들은 식 (2.5a) 및 (2.5b)를 이용하여 얻어졌으며, 누화 마진은 식 (3.1)로 정의된다.

$$|\text{누화 계수}| \leq 0.005 \quad (3.1)$$

그림 4 및 그림 6에서 나타냈듯이 두 전송선 간의 신호는 전기장에 의해 결합되고, 그 결과 누화가 발생한다. 서로 인접해 있는 두 신호 도선간의 누화의 정도는 두 전송선이 얼마나 가까이 위치해 있느냐에 달려있고, 결과적으로 주어진 차동 전송선에 대해 허용 가능한 최대 누화는 두 도체간의 최소 간격을 결정한다.



(a)



(b)

그림 9. (a) 전송선 폭 비 및 (b) 전송선간 거리 비에 따른 근점 누화 계수의 변화

Fig. 9. The effect of (a) trace width ratio and (b) trace space ratio of differential interconnects on near-end cross-talk coefficients.

그림 9에서 알 수 있듯이 무시할 수 있는 수준으로 누화를 줄이기 위해서는 FPCB 상에서 신호 전송선 간의 간격을 180 $\mu\text{m}$  이상 유지해야 한다. 전송선 간격이 증가할 수록 상호 인덕턴스 및 커패시턴스가 감소하기 때문에 누화 잡음이 감소함을 예측할 수 있다.

#### IV. 결 론

본 논문에서는 고속 저전압 차동 신호 전송방식의 응용을 위한 차동 FPCB 전송선의 분석 및 설계 최적화를 시도하였다. 직렬 연결된 결합 경로에서 임피던스 부정합과 신호 저하 현상을 줄이기 위해 개선된 모델과 새로 개발된 수식을 제안하였으며, 이러한 모델을 이용하여 전송선 폭, 전송선 두께 및 전송선 간격과 같은 설계 변수들을 최적화하였다. 차동 FPCB의 고주파수 특성을 분석하기 위해 주파수 영역에서 전파 전자기 시뮬레이션 및 S-파라미터 시뮬레이션을 수행하였으며, 이를 통해 특성 임피던스, 차동 임피던스, 반사계수 및 근접 누화 계수 등을 평가하였다. 17.5 $\mu\text{m}$ 과 35 $\mu\text{m}$ 의 전송선의 경우, 전극 폭에서의 약 10% 변화가 차동 임피던스에서의 약 6%와 5.6%의 변화를 각각 보였으나, 전송선 간 간격이 50% 변하더라도 차동 임피던스의 변화는 1% 이하이고, 특성 임피던스는 거의 변화를 보이지 않음을 확인하였다. 또한 전송선 간격이 증가할수록 상호 인덕턴스 및 커패시턴스가 감소하기 때문에 누화 잡음을 감소시키기 위해 신호 전송선간의 간격을 180 $\mu\text{m}$  이상 유지해야 함을 확인하였다.

#### 참고 문헌

- [1] J.-Y. Ryu and S.-H. Noh, "Analysis and Design Optimization of Interconnects for High-Speed LVDS Applications," 2007년도 한국해양정보통신학회 추계 종합학술대회, Vol. 11, No. 2, pp. 761-764, October 2007.
- [2] D. Chowdhury *et. al.*, "Analysis of differential termination technique in cascading of high speed LVDS signals on a PCB," *Procs. of the IEEE INDICON-First India Annual Conference*, pp. 557-560, Dec. 2004.
- [3] X. Fan *et. al.*, "The performance improvement of via structure in LVDS by optimizing partial widths of the traces," *Procs. of ICMMT 4th International Conference on Microwave and Millimeter Wave Technology*, pp. 398-401, Aug. 2004.
- [4] S. Ahn *et. al.*, "Solution space analysis of interconnects for low voltage differential signaling (LVDS) applications," *Electrical Performance of Electronic Packaging*, pp. 327-330, Oct. 2001.
- [5] M. M. Mechaik, "An evaluation of single-ended and differential impedance in PCBs," *International Symposium on Quality Electronic Design*, pp. 301-306, Mar. 2001.
- [6] E. Recht and S. Shiran, "A simple model for characteristic impedance of wide microstrip lines for flexible PCB," *IEEE International Symposium on Electromagnetic Compatibility*, pp. 1010-1014, Aug. 2002.
- [7] IEEE standard for Low-Voltage Differential Signals (LVDS) for Scalable Coherent Interface (SCI), *IEEE Std 1596.3-1996*, July 1996.
- [8] <http://www.ultracad.com/articles/crosstalk.pdf>
- [9] J.-Y. Lee *et. al.*, "A 400Mbps/ch SiDP receiver for mobile TFT-LCD driver IC," *SID 06*, pp. 1499-1501, June 2006.
- [10] J. Goldie, "LVDS goes the distance," *SID 99*, pp. 1-4, June 1999.
- [11] H. W. Johnson and M. Graham, *High-Speed Digital Design: A Handbook of Black Magic*, PrenticeHall PTR, New Jersey, p. 186-221.

## 저자 소개

류 지 열(Jee-Youl Ryu)

2005년 7월 ~ 현재 삼성 SDI Mobile Display Division  
책임연구원  
(한국해양정보통신학회지 제8권 6호 참조)

노 석 호(Seok-Ho Noh)

1998년 3월 ~ 현재 안동대학교 전자정보산업학부 전자  
공학전공 교수  
(한국해양정보통신학회지 제8권 6호 참조)

이 형 주(Lee, Hyung-Joo)



1994년 미국 뉴저지 주립공대 전기,  
컴퓨터 공학박사  
1995년 LG반도체 선임연구원  
1996년 ~현재 국립안동대학교  
전자공학전공 교수

※관심분야: 반도체 소자 및 공정, RFID, 무선전력전송