

기술 특 집

보조 전극을 가진 교류형 플라즈마 디스플레이의 고효율 매커니즘

조관현, 이성민, 최충석, 최경철 (KAIST 전자전산학부)

I. 서 론

21세기에 들어 디지털 영상 매체의 발달과, 대면적에 대한 소비자들의 요구로 인하여, 평판 디스플레이(Flat Panel Display)가 CRT(Cathode Ray Tube)를 대체하며 빠르게 시장을 점유하여 왔다. 평판 디스플레이 시장의 성장을 이끌어 온 것은 단연 PDP(Plasma Display Panel)와 LCD(Liquid Crystal Display)라 할 수 있다. 그 중 PDP는 빠른 응답 속도, 넓은 시야각, 뛰어난 색재현력, 그리고 낮은 제조 원가 등의 다양한 장점을 가지고, 40인치 이상의 대형 평판 디스플레이 시장을 주도하여 왔다. 그러나 최근 LCD나 OLED(Organic Light Emitting Diode)와 같은 디스플레이 소자들의 기술적인 발전으로 대형 디스플레이 시장은 그 경쟁이 더욱 치열해지고 있다. LCD는 120Hz 구동이나, local Dimming과 같은 기술 개발을 통해 경쟁력을 키우고 있으며, OLED는 수명, 생산성 등의 문제를 해결해 나가면서 중대형 디스플레이로서의 가능성을 키워나가고 있다. PDP 역시 시장에서 유리한 위치를 점하기 위해, 소비 전력, 휘도, 명암비, 화질 등 기존의 문제점들을 개선하기 위한 연구들이 활발히 진행되고 있다. PDP 기술에서 개선되어야 할 주된 문제 중의 하나는, 다른 경쟁 디스플레이 소자에 비해 상대적으로 소비 전력이 높다는 것이다. PDP의 전력 소모를 낮추기 위해서는 무엇보다도 먼저 패널의 발광 효율을 개선하는 것이 중요하다는 사실은 잘 알려져 있다. 본 기술특집에서는, 효율 개선에 있어 좋은 성과를 보여주었던, 보조 전극을 이용하여 효율을 개선하는 방법에 대한 기술 동향을 파악하고, 특히 유지 전극 사이에 보조 전극을 삽입한 구조에서의 효율 개선 매커니즘에 대하여 고찰해보고자 한다.

II. 본 론

1. 방전 셀에서의 에너지 손실

현재 상용화 되어 있는 3전극 PDP 셀 구조는 효율이 약


1.5~2lm/W로서, Fluorescent lamp의 50~80lm/W에 비해서 효율이 매우 낮은 실정이다. 특히 PDP 셀 내의 방전은 Fluorescent lamp에 비해서 두 전극 사이의 간격이 좁아 Xe의 여기 효율이 낮으며 셀 내에서 발생하는 VUV가 가시광선으로 변환할 때 큰 stoke shift^[1] 때문에 효율이 떨어지게 된다. 이는 PDP셀 내에서 방전 특성상 플라즈마 방전이 시작되어 가시광선이 사용자에게 도달하기까지 많은 에너지 손실을 겪기 때문이다. [표 1]에서 각 단계에서 일어나는 에너지 손실을 나타내고 있다.^[2] 전체 방전에 소모되는 에너지 중, 약 60%의 에너지는 캐소드 쉬스에서 ion heating으로 소비되고 약 40%의 에너지는 electron heating에 이용된다. 그리고 electron heating에 사용되는 에너지 중, 50% 정도가 Xe을 여기 시키는데 소모된다. 따라서 전체에서 20% 정도의 에너지가 Xe 여기에 사용되는 것이다. 또한 여기된 Xe에서 VUV로 발생하기까지 약 25%의 변환 손실이 발생한다. 방출된 VUV는 약 50% 정도의 에너지 손실을 거쳐 형광체에 도달하며, VUV와 가시광선의 에너지 차이로 인해 약 67%의 손실을 거쳐 가시광선으로 변환하게 된다. 형광체에 의해 발생된 가시광선이 40% 정도의 손실을 거쳐 사용자에게 도달하게 된다. 따라서 총 1.5% 정도의 에너지 효율을 가지기 때문에, 효율을 증가시키기 위해 많은 노력이 필요하다. 현재까지 electron heating을 증가시키거나 Xe 여기 효율을 증가시키기 위한 연구가 활발히 진행되어 왔으며, 대표적인 연구가 Xe의 함량을 증가시키거나 long-gap 구조를 이용한 것이다.^[3, 4, 5, 6]

[표 1] PDP에서의 energy balance 모델^[2]


Energy	%
Electric energy dissipated in discharge	100
Energy dissipated in electron heating	$\rho=40\%$
Energy dissipated in Xe excitation	$\eta_{Xe}=20$
Energy dissipated in VUV production	$\eta_{UV}=15$
VUV energy reaching the phosphors	7.5
Visible photons production	2.5
Photons reaching the user	1.5

2. 유지전극 간격의 변화

[그림 1]은 본 연구 그룹에서 유지 전극의 간격을 80 μm ~800 μm 까지 변화시켜 전기 광학적 특성 및 발광효율을 측정한 결과이다. 유지 전극 간격이 80 μm 에서 200 μm 까지 증가하는 동안은 효율이 증가함을 알 수 있는데, 이는 긴 유지전극 간격이 긴 방전 영역을 만들어 상대적으로 낮은 전기장에서의 높은 여기 효율을 얻는 수 있기 때문이다.^[6] 유지전극 간격이 200 μm 보다 넓은 경우(특히 낮은 Xe 함량 (Ne+4%Xe)에서), 효율이 크게 감소하는 경향을 보이는데, 이는 유지전극 간격이 증가할수록 Xe의 여기 효율은 증가하지만 electron heating이 상대적으로 크게 감소하기 때문이다.^[7]



(a)




(b)

[그림 1] (a) Ne+4%Xe와 (b) Ne+13%Xe에서의 유지전극 간격에 따른 발광 효율^[6]


3. 보조 전극을 이용한 고효율 셀 구조

앞에서 PDP의 효율 개선 측면에서, 긴 유지전극 간격의 중요성을 알 수 있었다. 이를 바탕으로 긴 간격의 유지전극을 가지는 구조에 보조 전극을 추가하여 효율을 더욱 높이는 연구 결과가 몇몇의 그룹에서 발표 되었다.^[8, 9, 10] [그림 2] (a)은 J. T. Ouyang이 제안한 구조로, X_1 , Y_1 이 유지전


극이 되고 X_2 , Y_2 가 보조 전극이 된다.^[8] 보조 전극에 전압을 인가하였을 때, Xe의 여기 효율이 증가함을 시뮬레이션 결과를 통해 보여 주었다.^[8] [그림 2] (b)의 구조는 일본의 K Tachibana가 제안 하였는데, 일전적인 counter 전극 구조에서 상판 유전체와 유리기관 사이에 보조 전극을 삽입한 구조이다. 보조 전극에 의해서 방전 셀 내에 글로우 영역을 넓혀주어 VUV 효율을 증가시켰다.^[9] [그림 2] (c)는 서울대에서 제안된 DIDE(Dual Ignition Discharge Electrode) 구조이다. 이 구조는 두 개의 보조 전극이 긴 간격의 유지전극과 수직으로 위치하는 것이 특징이다. 일반적인 긴 유지전극 간격 구조는 일반적인 간격의 유지 전극 구조에 비해 유지전압이 높지만 DIDE 구조는 두 개의 보조 전극이 유지방전을 점화시키는 역할을 하여 유지 전압을 낮추는 장점이 있다. 또한 방전을 셀 가운데로 유도하여 격벽에 의한 손실을 줄였고 이를 통해 효율을 증가시켰다.^[10] 그러나 [그림 2]에 나오는 구조들은 보조 전극이 유지 전극과 같은 면에



(a)



(b)



(c)

[그림 2] 보조 전극을 가진 다양한 PDP 구조^[8, 9, 10]


나란히 있지 않기 때문에 공정 관점에서 보면 새로운 공정이 추가되어야 하는 문제점을 가지고 있어, 실제 상용화에 있어 불리한 면이 있다.

4. FEEL PDP



보조 전극을 이용한 PDP 구조 중에서, 공정 측면에서 가장 용이하며 높은 효율을 달성한 구조가 FEEL(Fourth Electrode for enhancing Excitation rate in a Long coplanar-gap) 구조이다.^[11] FEEL PDP 구조의 가장 큰 두 가지 특징은 유지전극 사이의 간격과, 두 유지전극 사이에 보조 전극을 삽입한 것이다. 현재 일반적인 상용화된 PDP 구조는 유지 전극 사이의 간격이 60~100 μm 수준이다. 본 연구 그룹에서는 다양한 유지전극 간격의 전기 광학적 특성 및 발광 효율의 연구를 통해 최적의 전극 간격이 200 μm 임을 보인 바가 있다. 이 200 μm 의 유지 전극 간격에서 더욱 효율을 높일 수 있는 방법으로 유지 전극과 평행하게 위치한 보조 전극의 이용을 고려하였으며, 이를 FEEL PDP로 명명하였다. 따라서 FEEL PDP는 긴 간격의 유지 전극과 이와 평행한 보조 전극이 가장 큰 구조적 특징으로 볼 수 있다.

[그림 3]은 두 유지전극 사이에 보조 전극이 삽입된 FEEL PDP의 기본 구조를 보여준다. 보조 전극의 폭은 100 μm 로, 두 유지전극의 한 가운데에 위치하여 보조 전극과 유지 전극 사이의 간격은 50 μm 이다. FEEL PDP는 다른 그룹에서 연구된 보조 전극 구조와 대비해 공정 상의 장점을 가지는데, 이는 일반적인 3전극 구조의 PDP와 비교할 때, 보조 전극이 두 유지 전극과 나란하고 같은 면에 위치하기 때문에 별도의 공정 단계가 필요하지 않다는 것이다.

FEEL PDP는 추가된 보조 전극을 이용하여 다양한 구동 파형을 적용할 수 있으며, 효율을 극대화하기 위해서는 보조 전극을 이용한 구동 파형의 특성을 분석하여 최적의 조건을 찾는 것이 필요하다. FEEL PDP의 최적의 구동 파형을 찾는 연구로 [그림 4]와 같은 보조 펄스의 위치 따른 연구가




[그림 3] 기본적인 FEEL PDP의 구조



[그림 4] 보조 펄스 최적화 실험을 위한 보조 전극에 가하는 펄스의 타이밍(a) 및 효율(b)^[11]

진행되었다. [그림 4](b)는 [그림 4](a)의 case a, b, c, d의 각각의 구동 파형에 대한 발광 효율의 측정 결과이다. 실험 결과에 의하면 case c의 경우가 최고의 발광 효율을 보여주는데, 이는 4 μs 유지 펄스 후에 바로 보조 펄스가 인가되는 경우이다. 그 다음으로 높은 발광 효율은 case d로, 유지 펄스 1 μs 후에 보조 펄스를 가하는 경우였다. 이것은 벽 전하의 축적 및 공간 전하 decay time과 연관되어 있으리라 추측되는데, 이는 이전 연구 결과에서 벽전하 축적 및 공간 전하의 decay time이 4 μs 임을 토대로 판단한 것이다.^[11, 12] [그림 4](a)의 case c와 d의 경우가 높은 효율을 보이는 것으로 보아 보조 펄스는 애프터 글로우에 인가되는 것이 최적임을 알 수 있다.

[그림 5]는 보조 펄스 전압에 따른 발광 효율 특성을 나타낸 그림이다. 50V 전후에서 발광 효율이 증가했다가, 감소하는 경향을 보이고 있다. 이 결과로부터 보조 전극에 인가되는 전압에 따라 FEEL PDP의 발광 효율이 변화게 되며, 최적의 보조 전압 영역이 존재함을 알 수 있었다. 본 실




[그림 5] 보조 펄스 전압에 따른 Ne+13%Xe 및 Ne+20%Xe FEEL PDP의 발광 효율 특성^[11]


험 결과에 의하면, FEEL PDP의 발광 효율은 일반적인 3 전극 구조가 1.6lm/W에 비해, Ne+13%Xe에서 약 190%, Ne+20%Xe에서 약 320% 향상되었다.^[11] 이는 애프터 글로우에 인가된 보조 펄스가 Xe의 여기 상태의 입자에 영향을 주어 유지 방전의 여기 효율을 증가시킨 것으로 판단된다.^[11]

5. FEEL PDP의 고효율 모드


보조 전극이 삽입된 FEEL PDP 구조에서 보조 전극에 따른 세 가지의 서로 다른 마이크로 플라즈마 모드가 존재함을 밝혔다. 방전 전류의 변화 형태와 방전 전류의 피크 시간을 측정 한 결과를 기준으로, 보조전극에 인가되는 보조 펄스의 크기에 따라 다음과 같은 모드가 발생됨을 알아내었다.^[13]



[그림 6] 마이크로 플라즈마의 3가지 모델. (a) Mode 1, (b) Mode 2, (c) Mode 3^[13]



[그림 7] 보조 펄스 인가 전(a), 후(b)의 보조 전극과 공통(X) 전극 사이의 벽전압 변화^[14]



[그림 8] 보조 펄스 전압에 따른 프라임 효과^[14]

- Mode 1) discharge current와 discharge delay 가 모두 감소 ;
- Mode 2) discharge current는 감소하고 discharge delay는 증가 ;
- Mode 3) discharge current는 증가하고 discharge delay는 감소.


[그림 6]의 패널 구조 그림에서, 왼쪽은 Y 전극에 유지 전압이 인가 되었을 때를 나타내고 오른쪽 그림은 보조 전극에 보조 펄스가 인가 되었을 때를 나타낸다. 모드 1에서는, [그림 6] (a)과 같이 보조 전극에 보조 펄스가 인가되었을 때 Y 전극과 보조 전극 사이에 방전이 일어나지 않게 되고, 약간의 벽전하가 재결합이 된다. 이 반응이 여기종과 meta-stable 중을 만들어 다음 유지 방전에 프라임 입자로 작용한다.^[13] 이로 인해 결과적으로 방전 전류 및 방전 딜레이 모두가 감소하게 된다. 모드 2는 모드 1에 비해서 보조 전극에 인가되는 보조 펄스의 크기가 더 큰 경우이다. 모드 2에서는 보조 전극에 보조 펄스가 인가 되었을 때, Y 전극과 보조 전극 사이에 약한 방전이 일어나게 되어 벽전하가

많이 감소하게 된다. 따라서 방전 전류가 더욱 감소하게 되고, 벽전하가 많이 감소되었기 때문에 방전 딜레이가 증가하게 된다.^[13] 모드 3의 경우는 보조 전극에 인가되는 보조 펄스의 크기가 매우 큰 경우이다. 이때, 보조 전극과 Y 전극에 비교적 강한 방전이 일어나게 되고, 강한 방전 때문에 보조 전극에 쌓이는 벽전하의 극성이 바뀌게 된다. 결국 방전 전류는 증가하게 되고 방전 딜레이는 감소하게 된다.^[13]

FEEL PDP 구조에서, 보조 전극에 인가되는 보조 펄스의 영향으로 벽전하가 감소되는 양상과 실제 프라임 입자가 보조 펄스에 따라 어떻게 발생하는지 알 필요가 있다. [그림 7]은 유지 구동 시, 보조 펄스 인가 전, 후에 보조 전극과 공통(X) 전극 사이에 벽전압을 측정된 결과이다.^[14] 보조 펄스 인가 전에는 벽전하가 일정하다가, 보조 펄스가 증가할수록, 유지 전압이 클수록 벽전압이 줄어들음을 알 수 있다. 보조 펄스가 인가 된 후를 보면 벽전압이 급격히 줄어들음을 알 수 있다. 이것은, 공통(X) 전극에 쌓여 있는 음의 벽전하와 보조 전극의 양의 벽전하가 재결합하거나 약한 방전을 하면서, 보조 전극과 공통 전극 사이의 벽전하가 급격히 감소하게 된다는 것을 의미한다. 이러한 보조 전압에 의한 벽전하 감소가 보조 펄스 인가 시, 입력 전력이 감소하는 원인이 된다.

[그림 8]는 프라임 효과를 측정된 결과이다.^[14] 방전 개시 전압에 영향을 주는 프라임 입자가 모두 소멸했을 때의 방전 개시 전압과, 보조 펄스가 끝나는 시점으로부터 time interval (t)에서의 방전 개시 전압의 차이를 측정된 결과이다. [그림 8]에 보이는 바와 같이 보조 펄스가 커질수록 time interval이 작아질수록(보조 펄스에 가까워질수록) 프라임 입자의 영향이 커짐을 알 수 있다.

벽전하 측정 및 보조 전극에 의한 프라임 효과 측정 결과를 바탕으로 보조 전극을 갖는 FEEL PDP 셀 구조에서 보조 펄스 전압이 증가할수록 벽전하는 많이 감소하고, 이에 따라 방전 전류도 감소함을 알 수 있었다. 또한 보조 펄스에 의한 프라임 효과가 다음 유지 방전에 도움을 주어 여기 효율 향상에 기여 한다고 판단된다. 이것은 보조 펄스에 의해 방전 전류가 줄어들어도 휘도 또는 IR의 크기가 감소하지 않는 실험 결과를 통해 알 수 있다.^[14]




[그림 9] 보조 전극에 가하는 전압 변화에 따른 FEEL PDP의 IR 특성 변화^[11]

[그림 9]는 보조 전극에 가하는 펄스의 전압 변화에 따른 FEEL PDP의 IR 특성 변화를 나타낸 그림이다. 보조 전극에 가하는 펄스의 전압이 50V 정도에서, IR의 강도가 최대가 됨을 알 수 있고, 전압이 80V 이상이 되면 IR의 강도가 오히려 약화됨을 알 수 있다. 이로 인해 보조 전극에 인가되는 보조 펄스가 강한 IR 방출을 유도할 수 있음을 알 수 있다. 이는 앞에서 언급한 모드 1&2에서 나타나는 현상이며, 애프터 글로우에 발생한 프라임 입자가 다음 유지 방전에 영향을 주어 Xe의 여기 효율을 증가시켜 강한 IR이 방출됨을 알 수 있다. 결과적으로 FEEL PDP에서 보조 전극에 인가되는 보조 펄스에 의해 효율이 증가하게 된다.

6. FEEL PDP의 초고효율 유지구동 파형

FEEL PDP의 기본적인 유지 구동 파형에서 하나의 보조 펄스를 사용하여 Xe의 여기 효율을 증가시켜 전압 마진을 낮추고 소비 전력을 낮춰 효율을 증가시켰다. 듀얼 보조 펄스의 유지 구동 파형은 보조 펄스를 하나 더 추가하여 그 효과를 더욱 증가시켜 발광 효율을 더욱 상승시킬 수 있다. [그림 10]은 FEEL PDP의 일반적인 유지 구동 파형에서 보조 펄스를 추가한 구동 파형을 나타낸다.



[그림 11]은 두 보조 펄스의 시간 간격(t)이 각각 $1\mu s$ 와 $2\mu s$ 일 때의, 두 번째 보조 펄스 전압에 변화에 따른 방전 전류 파형을 나타낸 것이다. 두 경우 모두 두 번째 보조 펄스 전압이 증가함에 따라 방전 전류가 앞으로 이동하는 것으로 보아 방전이 빨라지고 있음을 알 수 있다. 그러나 보조 펄스간 시간 간격(t)에 따라 서로 다른 경향을 보인다. $t=1\mu s$ 인 경우에는 두 번째 보조 펄스의 전압이 증가함에 따라 100V까




[그림 10] FEEL PDP에 인가되는 듀얼 보조 펄스를 이용한 유지 구동 파형^[15]

지는 전류의 크기도 줄고 방전이 빨라지고 있으나 100V 이상에서는 방전은 더 이상 빨라지지 않고 전류의 크기는 증가한다. 반면 $t=2\mu s$ 인 경우에는, 두 번째 보조 펄스의 전압이 증가함에 따라 방전이 빨라지는 것은 $t=1\mu s$ 인 경우와 동일하나, 전류의 크기는 미세하게 감소하다가 다시 급격하게 증가한다.

두 보조 펄스의 시간 간격(t)이 $1\mu s$ 와 $2\mu s$ 인 경우를 비교할 때, $t=1\mu s$ 에서 효율이 극대화되었다.^[15] [그림 12]는 두 보조 펄스 간격(t)이 $1\mu s$ 인 경우에 발광 효율을 나타낸 것이다. $t=1\mu s$ 인 경우에 최대 발광 효율은 첫 번째 보조 펄스



[그림 11] 두 보조 펄스 간격(t)이 (a) $1\mu s$ 일 때와 (b) $2\mu s$ 일 때의 방전 전류 파형^[15]



[그림 12] 두 보조 펄스 간격(t)가 1μs인 경우에서의 발광 효율^[15]

전압이 60V, 두 번째 보조 펄스 전압이 80V일 때 얻을 수 있었으며 그 값은 12lm/W였다. 듀얼 보조 펄스는 기존의 FEEL PDP에 인가되는 유지 구동 파형보다 프라임 효과를 효과적으로 이용하고 벽전하를 감소시켜 소비 전력을 낮춤으로써 기존의 FEEL PDP의 효율을 더욱 증가시킬 수 있다.

III. 결 론

PDP에서 효율을 증가시키기 위해서는 다양한 연구가 진행되고 있다. PDP 셀 내에서 방전 시, 에너지 손실 매커니즘 중에서 ion heating을 증가시키는 대신 electron heating을 증가시키는 것과, Xe의 여기 효율을 증가시키는 것이 매우 중요한 요소가 된다. 본 연구 그룹에서는 electron heating을 증가시키고 Xe의 여기 효율을 증가시키기 위해, 유지 전극 간격이 200μm의 long-gap에 보조 전극이 삽입된 FEEL PDP 구조에 대한 다양한 연구를 하였다. Long-gap에 의한 효율 상승과, 고정세가 추세인 실제 PDP 셀에 대한 적용의 관점에서 유지전극의 간격이 200μm가 적합하다. 또한 FEEL PDP에서 보조 전극의 삽입은 새로운 추가적인 공정이 필요하지 않고, 유지 전극과 함께 제작을 할 수 있어 공정 상의 유리한 장점을 가진다.


보조 전극이 삽입된 FEEL PDP 구조에서 방전 전류와 전류의 피크 시간을 측정 기준으로, 보조 전극에 따른 세 가지의 다른 마이크로 플라즈마 모드가 존재함을 밝혔다. 또한 벽전압과 프라임 효과의 측정으로 보조 펄스의 영향으로 벽전하가 감소되는 양상과 실제 프라임 입자가 보조 펄스에 따라 발생됨을 살펴보았다. 보조 전극에 보조 펄스가 인가되면, 작은 양의 벽전하가 재결합이 되거나 벽전하가 지워지게 되어 셀에서 소비되는 전력을 낮추는 역할을 한다. 또한 보조 펄스에 의해 여기종과 meta-stable 종이 만들어져 다음 유지 방전에 프라임 입자로 작용하게 되어, Xe의 여기 효율을 증가시킨다. FEEL PDP의 고효율 모드를 분석한 결과

를 바탕으로 제안된 듀얼 보조 펄스를 이용한 새로운 구동 파형은, 프라임 효과를 효과적으로 이용하고 벽전하를 감소시켜 소비 전력을 낮춤으로써 FEEL PDP의 효율을 더욱 향상시킬 수 있다.

참 고 문 헌


- [1] K. C. Choi, B. J. Baek, H. S. Tae, H. D. Park, IEEE Trans. Electron Dev., Vol.50, No. 6, p.1440, 2003.
- [2] J. P. Boeuf, J. Phys. D, Appl. Phys., Vol. 36, No. 6, pR53, 2003.
- [3] D. Hayashi, G. Heusler, G. Hagelaar, and G. Kroesen, J. Appl. Phys., Vol. 95, No. 4, p.1656, 2004.
- [4] G. Oversluizen, M. Klein, S. de Zwart, S. van Heusden, and T. Dekker, J. Appl. Phys., Vol. 91, No. 4, p.2403, 2002.
- [5] L. F. Weber, Int. Display Research Conf., 23, p. 119, 2003.
- [6] K. C. Choi, N. H. Shin, K. S. Lee, B. J. Shin, S. E. Lee, IEEE. Trans. Plasma Sci., Vol. 34, No. 2, p. 403, 2006.
- [7] H. S. Bae, J. K. Kim, and K. W. Whang, IEEE Trans. Plasma Sci., Vol. 35, No. 2, p. 467, 2007.
- [8] J. T. Ouyang, Th. Callegari, B. Caillier, and J. P. Boeuf, J. Phys. D: Appl. Phys. 36, p.1959, 2003.
- [9] K. Tachibana, S. Kawai, H. Asai, N. Kikuchi, and S. Sakamoto, J. Phys. D: Appl. Phys. 38, p.1739, 2005.
- [10] H. Y. Jung, T. J. Kim, K. W. Whang, IMID/IDMC, Digest, p. 480-484, 2006.
- [11] K. C. Choi, N. H. Shin, S. C. Song, J. H. Lee, and S. D. Park, IEEE Trans. Electron Dev., Vol. 54, No. 2, p. 210, 2007.
- [12] K. C. Choi, B.-J. Rhee, H.-N. Lee, IEEE. Trans. Plasma Sci., Vol. 31, No. 3, p. 329, 2003.
- [13] S. H. Kim, J. H. Mun, K. C. Choi, IEEE. Trans. Plasma Sci., Vol. 35, No. 3, p. 650, 2007.
- [14] K. H. Cho, S.-M. Lee, K. C. Choi, IEEE. Trans. Plasma Sci., Vol. 35, No. 5, p. 1567, 2007.
- [15] S.-M. Lee, K. H. Cho, K. C. Choi, IMID, Digest, p. 119, 2007.

저자 소개



조 관 현

1998~2005 : 경북대학교 전자전기공학부 학사, 2005~2007 : KAIST 전자전산학부 석사, 2007~현재 : KAIST 전자전산학부 박사과정




이 성 민

2002~2006 : 서울대학교 전기공학부 학사, 2006~2008 : KAIST 전자전산학부 석사, 2008~현재 : KAIST 전자전산학부 위촉연구원



최 충 석

1999~2007 : 중앙대학교 전자전기공학부 학사, 2007~현재 : KAIST 전자전산학부 석사과정



최 경 철

1982~1986 : 서울대학교 전기공학과 학사, 1986~1988 : 서울대학교 전기공학과 석사, 1988~1993 : 서울대학교 전기공학과 박사, 1993~1995 : 고등기술연구원 선임연구원, 1995~1998 : Spectron Corporation & HPD Sr. Research Scientist, 1998~1999 : 현대전자 디스플레이 선형연구소 책임연구원, 2000~2004 : 세종대학교 전자공학과 조교수/부교수, 정보디스플레이연구센터장, 2005~현재 : KAIST 전자전산학부 부교수, 차세대플렉시블디스플레이 융합센터장