

구리 Through Via 전해연마에 미치는 첨가제의 영향 연구

이석이 · 이재호*

홍익대학교 신소재공학과

The Effects of Additives on the Electropolishing of Copper Through Via

Suk-Ei Lee and Jae-Ho Lee*

Department of Materials Science and Engineering, Hongik University
72-1 Sangsu-dong, Mapo-gu, Seoul 121-791, Korea

초 록: Through via 3D SiP의 평탄화 공정에 적용하기 위해 전기도금법을 이용하여 직경 50 μm와 20 μm via를 구리로 채운 후 전해연마를 실시하여 전해액 종류와 첨가제에 따른 특성을 분석하였다. 전해연마시 양극과 음극의 전위차 변화를 측정하여 평탄화 공정의 종료 시점을 판단하였다. 인산에 가속제인 acetic acid와 억제제인 glycerol을 첨가한 전해액으로 전해연마를 실시하여 via 형상 안팎의 단차를 제거하면서 평탄화를 이를 수 있었고, 양극과 음극의 전위차가 급격히 증가하는 시점에서 공정을 종료하여 via 위에 과도금된 구리만을 제거할 수 있었다.

Abstract: The effects of electrolytes and additives on the electropolishing of 50 and 20 μm diameter copper via were investigated to flatten 3D SiP through via. The termination time was determined with analysis of applied potential on anode and cathode to avoid excess electropolishing. Acetic acid played a role of accelerator and glycerol played a role of inhibitor in phosphoric acid electrolytes. The overplated copper on the through via was effectively electropolished in the phosphoric electrolytes with acetic acid and glycerol addition. The electropolishing was terminated at the point of abrupt change of applied potential to remove only overplated copper on the through via.

Keywords: electropolishing, phosphoric acid, acetic acid, glycerol, through via

1. 서 론

최근 휴대전화와 같은 전자제품들이 소형화, 경량화, 다기능화 됨에 따라 같은 면적에 보다 많은 반도체 소자를 패킹할 수 있는 전자 패키지 기술의 개발이 절실히 요구되고 있다.¹⁻³⁾ 따라서 이러한 요구를 충족시키기 위해 반도체 소자를 기판 위에 3차원적으로 적층하는 3D SiP가 그 해결책으로 제시되었다. 이 중에서도 현재 상용되고 있

는 wire bonding에 의한 3차원적 적층 방식보다 패키지 실장 면적이 작고 신호 및 전력 손실이 적은 through via를 이용한 3D SiP 기술이 활발히 연구되고 있다.^{4,5)}

이러한 through via 3D SiP 기술에는 전기도금법으로 via를 채운 후 via와 웨이퍼 표면에 도금된 구리를 제거하는 평탄화 공정이 필수적으로 포함된다. 현재까지 상용되고 있는 평탄화 공정은 웨이퍼 표면을 화학적, 물리적으로 연마하는 CMP 공

*Corresponding author
E-mail: jhlee@hongik.ac.kr

정이다.^{6,7)} 하지만 CMP 공정은 공정단가가 매우 비싸고, 공정시간이 길며, 구리 표면에 손상을 발생시킨다. 또한 공정시 웨이퍼 표면은 기계적인 응력에 의해 소성 변형이 일어나므로 잔류 응력이 존재할 가능성이 크다.⁸⁻¹⁰⁾ 최근에는 이러한 CMP 공정상의 문제점을 해결하고자 전해연마 기술이 제시되었고 이에 대한 연구가 진행되고 있다. 전해연마는 전기도금에 반대되는 개념으로 전기도금이 원하는 금속을 음극상에 환원시켜 석출하는 기술인 것에 반해 제거하고자 하는 금속을 양극으로 하여 산화시키는 기술이다. 전해연마는 앞서 언급한 CMP의 문제점들을 해결할 수 있을 뿐 아니라 전해연마시 구리 표면에 있는 불순물을 함께 제거시키고 표면형상에 구애 받지 않고 적용할 수 있는 등, 여러가지 장점이 있다. 무엇보다 전해연마를 through via 3D SiP 기술의 평탄화 공정에 적용할 경우 바로 전 공정인 전해도금법을 이용한 Cu via filling 공정과 전해액만 다를 뿐 장비의 상호 호환이 가능하므로 전체 공정 시간 및 비용의 절감 효과는 더욱 크다.

전기도금법으로 Cu via filling을 실시하면 via가 있는 형상내와 via가 없는 웨이퍼 표면은 전착된 구리의 두께가 달라 단차가 발생한다.^{11,12)} 전해연마는 돌출부에 전류가 집중되기 때문에 기본적으로 표면 단차를 줄이면서 평탄화 시키는 특성이 있다. 하지만 via 패턴과 같은 미세 패턴의 평탄화는 전해액에 첨가제를 사용하여 이를 수 있다. 구리 전해연마에 사용되는 대표적인 첨가제로는 산계열의 가속제와 알코올 계열의 억제제가 있다. 가속제는 전해액내에 수소 이온의 농도를 증가시켜 전해액의 pH를 낮추고 전도성을 증가시켜 연마 속도를 증가시키고 억제제는 양극 표면에 점성층의 저항을 증가시켜 전해 연마의 절연막으로 작용한다.⁸⁻¹⁰⁾ 가속제와 억제제가 Cu via filling된 표면을 평탄화하는 모식도를 Fig. 1에 나타내었다.

본 연구에서는 전기도금법으로 Cu via filling한 시편을 이용하여 전해액의 종류와 첨가제를 변화시켜 전해연마를 실시하였고 그 특성을 분석하였다. 또한 첨가제가 전해연마에 미치는 영향을 알아보기 위해 전기화학적인 특성을 함께 분석하였으며 결과적으로 전해연마 방법을 사용하여 via의 전기도금시 생기는 단차에 관계없이 via 위에 overplated된 구리층을 제거할 수 있었다.




Fig. 1. Schematic diagram of Cu electropolishing process

2. 실험 방법

확산 방지 층으로 Ta층(200 nm)과 씨앗 층으로 Cu(700 nm)를 IMP(Ionized metal plasma)의 방법을 이용하여 증착시킨 깊이 170~190 μm, 직경 50 μm의 약 3.5:1의 종횡비를 가지는 via와 깊이 100 μm, 직경 20 μm의 약 5:1의 종횡비를 가지는 via를 각각 전기도금법을 이용하여 결함없이 Cu via filling 한 시편을 이용하여 전해연마를 실시하였다. 전해액으로는 5% HNO₃, 85%와 50% H₃PO₄를 사용하였고 첨가제로는 가속제인 acetic acid와 억제제인 glycerol을 사용하였다. 전류밀도는 100 mA/cm²로 전해액의 교반속도는 500 rpm으로 고정하였고 공정 진행 중 음극과 양극간 시간에 따른 전위차를 측정하였다. 공정 후 시편의 종단면과 횡단면을 경면 가공하여 광학현미경과 FESEM으로 관찰하였다. 첨가제에 따른 전위 변화를 측정하기 위해 50% H₃PO₄에 첨가제를 변화시켜가며 potentiostat 장비를 사용하여 전위를 측정하였다.

3. 실험 결과

유기물 첨가제와 펄스-역펄스 파형 전류를 인가하여 직경 50 μm와 20 μm via 시편을 결함없이 Cu via filling한 결과를 각각 Fig. 2(a)와 (b)를 통해 확인할 수 있다. Cu via filling한 시편의 표면은 via 형상 안팎에서 두께의 단차를 이루며 도금된 것을 단면 SEM사진을 통해 볼 수 있다. Via의 중앙이 다른 부분에 비해 도금 두께가 낮은 이유는 via 이외의 부분은 via filling시 계속 도금이 되나 via 부분은 superfilling의 형태로 아래에서부터 채워져 올라오기 때문이다. 이 시편을 이용하여 전해액의




Fig. 2. Cross sectional view of copper via filling with additives and PRC(Pulse Reverse Current) electroplating (a) 50 μm via (b) 20 μm via

종류와 첨가제를 변화시켜 전해연마를 실시하였다. 직경 50 μm via 시편의 전해연마 후 단면 SEM 사진을 Fig. 3에 나타내었다. 통상적으로 구리에 칭에 쓰이는 질산 용액을 이용하여 전해연마를 실시하였다. Fig. 3(a)와 같이 5% HNO₃ 전해액으로 전해연마한 경우 전류인가에 의한 구리의 산화도 일어나지만 동시에 HNO₃에 의하여 입계면을 따라서 에칭이 급격히 일어난다. Fig. 3(b)는 85% H₃PO₄용액을 사용하여 전해연마한 후의 단면사진이다. 전해액을 85% H₃PO₄로 바꾼 후 전해연마를 실시한 경우 입계면의 에칭이 발생하지는 않았으나 via 내부의 계면에서 상대적으로 많이 연마되어 후속 bump 공정에 악영향을 미치게 된다. 또한 85% H₃PO₄의 경우 전해액의 점도가 높아서 구리

가 산화와 동시에 표면에서 발생하는 산소가 전해액내로 빠져나가지 못하고 갇히게 되는데 이때 산소에 의해 산화된 산화구리가 부동태피막으로 작용해 그 부위만 연마가 일어나지 않는 etch pit이 발생하는 것을 전해연마 후 표면을 광학현미경으로 관찰한 결과 확인할 수 있었다.⁸⁾ Fig. 4(b)는 85% H₃PO₄로 전해연마 후 표면 사진이다.

Via 안팎에 발생하는 단차를 줄이기 위해 첨가제를 첨가하고 구리 표면에서 발생하는 산소를 전해액으로 빨리 빠져나가도록 하기 위해 H₃PO₄의 농도를 50%로 줄여 전해액의 점도를 낮추었다. Fig. 5는 첨가제의 영향을 알아보기 위하여 50% H₃PO₄ 전해액과 여기에 첨가제로 1v% acetic acid 와 1v% glycerol를 각각 첨가한 전해액과 모두 첨가한 전해액에서 정전류방법으로 전해연마한 경우 시간에 따른 전위의 변화를 측정한 결과이다. 20~30 μm 두께의 구리를 구리 평판에 전기도금법으로 도금하여 양극으로 사용하고, 전류밀도 100 mA/cm²로 120초간 측정하였다. 인가한 전류밀도 100 mA/cm²는 실제 via 시편을 전해연마할 때 인가한 전류밀도와 동일하다. 전류를 인가하게 되면 20초를 전후 하여 양극의 전위가 급격하게 상승하는 것을 볼 수 있다. 전해연마시 초기 구리 용해에 의해 양극 주위의 구리 농도가 높아지고 구리 농도가 용해도를 넘으면 구리 용해 속도가 감소되며 산소가 발생하게 된다. 산소 발생으로 전위의 상




Fig. 3. Cross sectional view of copper electropolishing with (a) 5% HNO₃ (b) 85% H₃PO₄



Fig. 4. Surface morphology (a) of electroplated Cu (b) after electropolishing with 85% H_3PO_4 (c) after electropolishing with 50% H_3PO_4 and additives




Fig. 5. The effects of additives on the electrode potential with time

승이 완료된 이후의 결과를 살펴보면 acetic acid를 첨가했을 경우 전해연마시 양극 표면 전위의 감소를 일으켜 구리의 산화를 촉진하는 가속제 역할을 하고 반대로 glycerol을 첨가하면 양극 표면 전위를 증가시켜 구리의 산화를 억제시키는 역할을 한다. 두 첨가제를 모두 첨가하면 전위는 중간값을 나타내나 두 가지 첨가제들의 역할은 계속 진행된다. 가속제의 경우 전해액과 양극 표면 사이에 존

재하는 확산층을 통하여 표면에 흡착하게 되는데 via가 있는 형상내는 via가 없는 형상 바깥쪽에 비해 상대적으로 확산층이 두껍기 때문에 via 형상 안팎에서 흡착된 가속제의 농도 차이가 발생한다. 억제제의 경우 점도가 높고 구리 표면과 젖음성이 좋기 때문에 via 형상 안쪽에서 우세하게 작용한다. 두 가지 첨가제들의 복합작용을 통해 via 패턴의 평탄화가 이루어진다. 따라서 가속제인 acetic acid와 억제제인 glycerol을 모두 첨가하고 전해연마를 실시함으로써 연마속도의 감소를 이루지 않고 표면의 단자는 효과적으로 줄이며 평탄화를 이를 것으로 보인다. Fig. 6은 직경 50 μm via 시편을 50% H_3PO_4 전해액에 가속제로 1v% acetic acid와 억제제로 1v% glycerol을 첨가한 후 전해연마를 실시한 결과이다. 가속제와 억제제의 복합작용으로 via 형상 안쪽과 바깥쪽의 연마 속도 조절을 통해 단자 없이 평탄한 표면을 얻을 수 있다. 또한 광학현미경으로 구리 표면을 관찰한 결과 산소 발생에 의한 etch pit이 현저히 줄어들었음을 확인할 수 있었다. Fig. 4(c)는 50% H_3PO_4 에 acetic acid와 glycerol을 첨가하여 전해연마를 실시한 후 표면 사진이다.

전해연마시 종료시점을 육안으로 판단하기는




Fig. 6. Cross sectional view of copper electropolishing with 50% H_3PO_4 and additives





Fig. 7. Termination time analysis of copper electropolishing

어렵다. 표면의 구리가 제거됨에 따라 색상 변화를 일으키나 산소의 발생 등으로 인해 시각적인 종료시점의 판단은 과잉 연마되는 현상을 유발할 수 있으므로, 음극과 양극의 전위차를 측정하여 종료점을 예측하였다. 표면의 구리가 모두 전해연마됨에 따라 표면에 전도도가 낮은 Ta(Ta_2O_5)만 남게되어 저항이 증가하므로 양단간의 전위차가 급격히 증가하게 된다. 전해연마를 진행하면서 음극과 양극간의 전위차를 측정한 결과는 Fig. 7과 같다. Fig. 7의 그래프를 보면 via의 직경에 상관없이 전위차의 급격한 상승이 두번 관찰된다. 첫번째 상승점은 산소 발생에 의한 결과이며 두번째 상승점은 구리층이 모두 산화되어 제거되고 그 밑에 있는 Ta층이 시편 표면에 노출되면서 전극의 저항 증가로 전위가 상승된 결과이다. 50 μm via 시편의 경우 약 280초에서, 20 μm via 시편의 경우 약 240초에서 음극과 양극간 전위차의 급격한 증가가 일어난다. 따라서 전위의 급격한 증가가 일어나는 시점을 전해도금된 구리층의 전해연마가 완료된 시점이라 판단하고 실험을 진행하였고 20 μm via 시편의 단면 SEM사진을 통해 이에 부합하는 결과를 얻을 수 있었다. 전위의 급격한 증가가 일어나는 시점에서 전해연마를 종료하면 Fig. 8(a)와 같이 overplating된 높이까지만 연마가 이루어진다. 전위의 급격한 증가가 일어나는 시점을 지나 공정을 더 진행한 결과 via 내부까지 전해도금된 Cu가 산화되어 제거되었다. Fig. 8(b)는 약 270초까지 전해연마 후 관찰한 단면사진이다.

Fig. 8. Cross-sectional view of 20 μm vias electropolished for (a) 240sec (b) 270sec

4. 결 론

Cu via filling 이후 전기도금된 구리를 제거하여 평탄화 시키기 위해 전해연마를 실시한 결과 HNO_3 를 전해액을 사용한 경우 HNO_3 에 의한 grain boundary에 균열이 발생하였다. 85% H_3PO_4 를 전해액으로 사용하면 grain boundary의 균열은 발생하지 않았으나 via형상 안팎에 단차가 생기면서 구리가 연마된다. 50% H_3PO_4 에 첨가제로는 acetic acid와 glycerol을 포함한 전해액을 사용한 경우 via 형상 안팎의 단차 없이 평탄화를 완성할 수 있었다. 첨가제의 역할을 알아보기 위해 galvanostatic 분석을 실시한 결과 동일한 전류를 인가했을 때 acetic acid는 양극 표면의 전위를 낮추는 가속제로 작용하고 반대로 glycerol은 양극 표면의 전위를 높혀 억제제로 작용한다. Cu via filling된 시편의 전해연마시 음극과 양극 사이에 전위차를 측정하여 공정의 종료점을 판단하였다. 전기도금된 구리층이 모두 제거되어 전위차의 급격한 상승이 일어나는 시점에서 공정을 종료한 결과 원하는 높이까지 전해연마가 이루어진다.

감사의 글

본 연구는 한국과학재단의 우수연구센터(ERC) 전자패키지재료연구센터(CEPM) (과제번호: R11-2000-085-08004-0)의 지원으로 수행된 연구이며 이에 감사드립니다.

참고문헌

1. M. Hirano, K. Nishikawa, I. Toyoda, S. Aoyama, S.

- Sugitani, and K. Yamasaki, Solid-State Electro., 41 (1997) 1451
2. P. Ramm, Microelectron. Eng., 37 (1997) 39
3. S. Sheng, A. Chandrakasan, and R. W. Broderson, IEEE Commun. Mag., 30 (1992) 64
4. K. Takahashi, T. Hiroshi, T. Yoshihiro, Y. Yasuhiro, H. Masataka, S. Tomotoshi, M. Tadahiro, S. Masa-hiro, and B. Manabu, Jpn. J. Appl. Phys., 40 (2001) 3032
5. H. Kanbach, J. Wilde, F. Kriebel, and E. Meusel, Int. Conf. on High Density Packaging and MCMs (1999) 248
6. J. Hernandez, P. Wrschka, and G. S. Oehrlein, J. Electrochem. Soc., 148 (2001) G389
7. Y. Li and S. V. Babu, Electrochem. Solid-State Lett., 4 (2001) G20
8. S. C. Chang, J. M. Shieh, B. T. Dai, M. S. Feng, Y. H. Li, C. H. Shih, M. H. Tsai, S. L. Shue, R. S. Liang, and Y. L. Wang, Electrochem. Solid-State Lett., 6 (2003) G72
9. S. H. Liu, J. M. Shieh, C. Chen, B. T. Dai, K. Hensen, and S. S. Cheng, Electrochem. Solid-State Lett., 8 (2005) C47
10. S. H. Liu, J. M. Shieh, C. Chen, K. Hensen, and S. S. Cheng, J. Electrochem. Soc., 153 (2006) C428
11. J. J. Kelly and A. C. West, J. Electrochem. Soc., 145 (1998) 3472
12. J. J. Kelly, C. Tian, and A. C. West, J. Electrochem. Soc., 146 (1999) 2540