

## Design of a Current-Mode Analog Filter for WCDMA Baseband Block

金炳旭\* · 方駿鎬† · 趙成翊\*\* · 崔碩佑\*\* · 金東龍\*\*

(Byoung-Wook Kim · Jun-Ho Bang · Seong-Ik Cho · Seok-Woo Choi · Dong-Yong Kim)

**Abstract** - In this paper, a current-mode integrator for low-voltage, low-power analog integrated circuits is presented. Using the proposed current-mode integrator, the baseband analog filter is designed for WCDMA wireless communication. To verify the proposed current-mode integrator circuit, Hspice simulation using 1.8V TSMC 0.18 $\mu$ m CMOS parameter is performed and achieved 44.9dB gain, 15.7MHz unity gain frequency. The described 3rd-order current-mode baseband analog filter is composed of the proposed current-mode integrator, and SFG(Signal Flow Graph) method is used to realize the baseband filter. The simulated results show 2.12MHz cutoff frequency which is suitable for WCDMA baseband block.

**Key Words** : WCDMA Baseband Filter, CMOS Analog, Low-Voltage Filter, Current-Mode, Integrator

### 1. 서 론

아날로그 필터를 설계하는 방법으로는 크게 연속시간 필터와 이산시간 필터 설계 방법으로 분류할 수 있다. 연속시간 필터 설계 방법으로는 연산증폭기를 이용한 능동-RC 필터, 트랜스컨덕터를 이용한 Gm-C 필터 설계 방법 등이 있으며, 이산시간 필터 설계 방법으로는 대표적으로 스위치드 커패시터 필터 설계법이 있다. 능동-RC 필터 설계 방법은 RC 소자를 이용한 설계 방법으로 선형성에 있어 우수한 특성을 가지는 장점이 있으나 칩 제작시 공정의 변화에 매우 민감하고, 특히 저항과 커패시턴스의 변화는 전체 필터의 특성에 많은 변화를 줄 수 있는 단점이 있다. 또한 Gm-C 필터 설계 방법은 대역폭이 높은 트랜스컨덕터를 활용한 설계 방법으로 비교적 높은 차단주파수를 가지도록 설계가 가능하기 때문에 최근에는 수십 MHz까지 활용범위가 넓어지고 있다[1,2]. 또한 외부 바이어스전압에 의해서 트랜스컨덕턴스 값을 조정함으로써 차단주파수의 조정이 가능하지만 트랜스컨덕턴스의 선형범위 내에서 필터를 설계하기 때문에 넓은 동작범위를 요구하는 통신시스템의 베이스밴드단의 필터로는 수신단의 요구조건을 만족시키기가 어렵다는 단점이 있다. 또한 무선 통신 시스템의 베이스밴드용 필터 설계시에 커패시터 배열이나 저항배열 회로 등을 사용하여 차단주파수를 가변하는 방법이 있는데[3], 이 방법 역시 스위칭을 할

수 있는 부가회로가 필요하고, 집적회로시 칩 면적이 상대적으로 증가하게 되는 원인이 된다.

따라서 본 논문에서는 이러한 여러 가지 문제점 등을 최소화 할 수 있고, 저전압 및 저전력 특성에 유리한 구조를 가지는 전류모드 방식을 활용하여 무선 통신 방식에 적용할 수 있는 전류모드 아날로그 필터를 설계하였다. 또한 전류모드 방식의 아날로그 필터 설계시에 전압을 제어하여 수신단의 대역폭을 조정함으로써 원하는 주파수 대역을 선택할 수 있도록 하였다. 이 방법은 차단주파수에 영향을 미치는 커패시터 값을 최소 크기로 고정하여 사용하기 때문에 칩 면적의 증가를 억제하여 크기를 최소화시킬 수 있다[4].

본 논문에서 설계한 전류모드 아날로그 필터의 응용 분야는 WCDMA 통신 시스템의 베이스밴드 대역용으로 설정하고 설계 사양을 결정하였다. 필터를 설계하기 위해서는 전류모드 적분기 설계가 선행되어야 하며, WCDMA 통신 방식에 적용하기 위해서는 넓은 동작범위의 주파수대역을 가져야 할 뿐만 아니라 주파수대역의 조정이 요구되므로 본 논문에서는 전류모드 적분기의 설계를 이러한 요구조건에 부합할 수 있도록 설계하였다[5,6].

2장에서 전류모드 적분기를 설계하였고, 3장에서는 2장에서 설계된 전류모드 적분기를 활용하여 SFG(Signal Flow Graph) 변환법으로 전류모드 필터를 설계하였다. 설계된 회로는 소신호 등가회로를 통하여 특성을 분석하였으며 최종적으로 1.8V TSMC 0.18 $\mu$ m CMOS n-well 공정 파라미터를 이용하여 Hspice로 그 특성을 검증하였다.

### 2. 전류모드 적분기 설계

필터의 설계 방법에 따라 그 기본 회로로 사용하는 적분기는 여러 방식으로 설계될 수 있으며 특히, 입·출력 신호

\* 正 會 員 : 全 北 大 學 校 電 氣 工 學 科 博 士 課 程

\*\* 正 會 員 : 全 北 大 學 校 電 子 情 報 工 學 部 教 授 · 工 博

† 교신저자, 正 會 員 : 全 北 大 學 校 應 用 系 統 工 學 部 副 教 授 · 工 博

E-mail: jhbang@chonbuk.ac.kr

接受日字 : 2008年 8月 2日

最終完了 : 2008年 8月 11日

원의 종류에 따라 전압모드(Voltage-Mode), 전류모드(Current-Mode) 또는 혼성모드(Mixed-Mode) 적분기로 구분할 수 있다. 또한 이들 적분기들은 내부 구성 소자의 종류에 따라 그 특성이 구분될 수 있다. 적분기 내부 회로를 구성하고 있는 대표적인 소자는 연산증폭기와 트랜스컨덕터이다. 적분기는 입·출력 신호원이 다른 기본 적분기를 어떻게 연결시키느냐에 따라 즉, 전압과 전류 등의 입출력 신호원의 종류에 의해서 그 종류 및 특성이 결정되어진다. 따라서 전압모드, 전류모드 그리고 혼성모드 등의 적분기 설계 방식 중 어떤 방식의 적분기를 이용할 것인가 하는 것은 원하는 시스템의 특성에 따라 선택되어진다. 3가지 방식의 적분기 설계법 중에서 전류모드를 이용한 적분기 설계는 저전압, 저전력 및 주파수 특성 등이 우수하기 때문에 최근 많이 사용하고 있는 추세이다. 특히 베이스밴드 통신용 필터에 사용되는 전류모드 적분기를 설계함에 있어서 전류에서 전압으로 변환하는 과정 중에 나타나는 높은 임피던스 단자를 최소화하고 적은 수의 트랜지스터로써 회로를 구성할 수 있는 전류모드 적분기가 설계되어지고 있다[7,8].

본 논문에서도 이러한 연구 경향에 따라 되도록 간단한 형태의 구조를 가지면서도 전류모드 필터에 활용할 수 있는 전류모드 적분기를 설계하였다.

2.1 저전압 구조

본 논문에서 설계한 전류모드 적분기는 그림 1과 같다.




그림 1 설계된 전류모드 적분기  
Fig. 1 The designed current-mode integrator

그림 1에서 보는 바와 같이 각각의 차동 입력단은 PMOS와 NMOS로 구성된 전류 입력단이 상하로 구성되어 상호 궤환회로를 구성하며 각 단에서 차동 출력전류를 발생한다.

적분기의 상단은 MA1과 MA4, MA2와 MA5 그리고 MA3와 MA6로써 이루어진 CMOS형 구조로 되어 있고 여기에 MA7, MA8 그리고 MA9로 구성된 NMOS가 캐스코드된 형태로 구성하였다. 이 때 각단의 전류이득을 발생하는 MA1~MA6 트랜지스터는 모두 포화영역에서 동작하도록 하였지만 캐스코드된 MA7~MA9 트랜지스터는 선형영역에서 동작시켰다. 이와 같은 상단의 설계방법은 완전한 대칭을 이루고 있는 하단의 설계에도 그대로 적용하였다. 결국 이러한 트랜지스터 동작 영역의 설정으로 인하여 공급전압 Vdd와 접지 단자 사이에 거의 2Vdsat(Vdsat : 포화영역으로 동작시키기 위한 최소 드레인-소오스 전압) 전압만이 필요하므로 저전압으로도 동작이 가능하게 된다.

2.2 소신호 등가회로 해석

설계된 그림 1의 전류모드 적분기의 특성을 해석하기 위한 소신호 등가회로를 그림 2에 나타내었는데 설계된 적분기가 완전차동 구조를 이루므로 그림과 같이 전류모드 적분기 회로를 절반으로 나누어 절반회로(half circuit)로 간략화하여 해석할 수 있다.




그림 2 설계된 전류모드 적분기의 소신호 등가회로  
Fig. 2 The small signal equivalent circuit of the designed current-mode integrator

그림 1의 적분기 회로에서 트랜지스터 MA4와 MA5의 크기를 같은 값으로 설계하면 그림 2의 소신호 등가회로에서  $g_{m1} = g_{m2}$ ,  $r_{04} = r_{05}$ 가 되며, 키르히호프의 전류법칙을 이용하여 입출력 전류 관계식을 정리하면 다음 식(1)을 얻을 수 있다.

$$\frac{i_o}{i_i} = \frac{g_{m2} + \frac{1}{r_{02}}}{g_{m1} + \frac{1}{r_{01}} + sC} \tag{1}$$

따라서 식(1)에서 극점과 이득은 식(2)와 식(3)으로 나타낼 수 있다.

$$|p_1| = \frac{g_{m1} + \frac{1}{r_{01}}}{C} \tag{2}$$

$$A_0 = \frac{g_{m2} + \frac{1}{r_{02}}}{C} \quad (3)$$

또한 적분기의 단위이득 주파수는 식(4)와 같이 얻을 수 있다.

$$w = A_0 \cdot |p_1| = \frac{(g_{m1} + \frac{1}{r_{01}})(g_{m2} + \frac{1}{r_{02}})}{C^2} \approx \frac{g_{m1} \cdot g_{m2}}{C^2} \quad (4)$$

$$(\because g_{m1} \gg \frac{1}{r_{01}}, \quad g_{m2} \gg \frac{1}{r_{02}})$$

또한 설계된 전류모드 적분기에 대한 이득 및 주파수 특성을 시뮬레이션으로 확인하기 위하여 1.8V TSMC 0.18 $\mu$ m CMOS n-well 공정 파라미터를 이용하여 Hspice 프로그램으로 시뮬레이션 한 결과는 그림 3과 같다.




그림 3 설계된 전류모드 적분기 이득 및 주파수 특성  
Fig. 3 The gain and frequency response of the designed current-mode integrator

또한 전류모드 적분기의 제어 전압을 0.5V~0.7V로 변화시킬 때 이득 및 단위이득 주파수의 변화 특성을 표 1에 나타내었다. 제어 전압을 0.05V 간격으로 증가하였을 때 적분기 이득은 43.2~46.5dB, 단위이득 주파수는 7.34~24.2MHz로 조정될 수 있음을 확인할 수 있다.

표 1 전류모드 적분기 이득 및 주파수 특성  
Table 1 The gain and frequency response

Vc[V]	Gain[dB]	GBW[MHz]	Channel
0.50	46.5	7.34	
0.55	45.8	11.3	
0.60	44.9	15.7	WCDMA
0.65	44.0	20.0	
0.70	43.2	24.2	

### 3. WCDMA 베이스밴드 전류모드 저역통과 필터 설계

설계된 전류모드 적분기를 이용하여 WCDMA 통신 방식에 적용할 수 있는 베이스밴드 전류모드 저역통과 필터를 설계하였다. 능동 필터를 구현하기 위해서는 수동 필터로부터 변환 과정을 거쳐야 한다. 그 중에서 많이 활용되고 있는 방법으로는 자이레이터 변환법, 바이쿼드 변환법과 SFG 변환법이 있고, 본 논문에서는 SFG 변환법을 이용하여 필터를 설계하였다. SFG 변환법은 적분기 설계 시 언급하였던 것처럼 필터를 구성하는 다수의 적분기를 모두 같은 구조의 적분기로써 구성할 수 있으므로 필터 특성을 조정하기가 용이한 점이다. WCDMA 베이스밴드용 전류모드 저역통과 필터의 설계명세조건을 표 2에 나타내었다.

표 2 WCDMA용 전류모드 저역통과 필터의 설계사양  
Table 2 The specification of the WCDMA current-mode LPF

구분	설계명세 조건
필터합수	3차 체비세프
수동회로	수동 복중단 제자형
통과대역 손실	1dB
저지대역 감쇠	30dB 이상
차단주파수	2.1MHz
공급전압	1.8V
소비전력	1mW 미만

SFG 변환과정에 의하여 첫 번째 단계로 설계된 전류모드 3차 저역통과 수동 필터를 그림 4에 나타내었으며, 설계사양을 만족할 수 있도록 얻어진 전류모드 수동 필터의 소자값은 표 3과 같다.




그림 4 3차 전류모드 저역통과 수동 필터  
Fig. 4 The 3rd-order current-mode passive filter

표 3 수동 필터의 소자값  
Table 3 The device values of the passive filter

수동소자	소자값
$R_{in}$	1[k $\Omega$ ]
$C_1$	167.95[pF]
$L_2$	82.48[ $\mu$ H]
$C_3$	167.95[pF]
$R_{out}$	1[k $\Omega$ ]

그림 4의 3차 전류모드 저역통과 수동 필터에서 L과 C로 구성된 전류모드 저역통과 필터의 각 단자에 흐르는 전류들을 키르히호프의 전류 법칙을 이용하여 식으로 표현하면 식(5)~(7)로 나타낼 수 있다.

$$I_1 = \frac{1}{SC_1}(I_S - I_1 - I_2) \quad (5)$$

$$I_2 = \frac{1}{SL_2}(I_1 - I_3) \quad (6)$$

$$I_3 = \frac{1}{SC_3}(I_2 - I_3) \quad (7)$$

식(5)~(7)로 표현되어 있는 수식의 각 적분항은 전류모드 적분기에 의하여 모의되고, 각 단자에 연결되어 있는 덧셈기는 전류모드 적분기의 입력단에서 합으로 모의된다. 이와 같은 변환과정을 거쳐 최종 완성된 3차 전류모드 능동필터를 그림 5와 같이 설계하였으며 그림 1의 설계된 적분기를 각 블록에 연결하여 WCDMA 베이스밴드 저역통과 필터를 최종 완성하였다.




그림 5 3차 전류모드 저역통과 필터  
Fig. 5 The 3rd-order current-mode lowpass filter

4. 시뮬레이션 및 고찰

설계된 3차 전류모드 저역통과 필터를 1.8V TSMC 0.18μm CMOS 공정을 이용하여 시뮬레이션한 주파수 특성은 그림 7과 같고, 기타 결과는 표 4에 나타내었다.




그림 6 3차 전류모드 저역통과 필터 주파수 특성  
Fig. 6 The frequency characteristic of the 3rd-order current-mode lowpass filter

시뮬레이션 결과 설계된 3차 전류모드 저역통과 필터의 특성은 차단주파수가 2.12MHz이고, 저지대역 감쇠가 10MHz에서 약 48dB로 설계명세 조건을 모두 만족하고 있

다. 또한 소비전력은 1.8V의 공급전압에서 0.37mW의 저전력으로 측정되어 이동 통신 단말기의 최근 설계 추세인 저전압, 저전력 특성을 만족하고 있다.

표 4 3차 전류모드 저역통과 필터 시뮬레이션 결과  
Table 4 The simulation results of the 3rd-order current-mode lowpass filter

구 분	시뮬레이션 결과
통과대역 리플	1dB
저지대역 감쇠	48dB
차단주파수	2.12MHz
공급전압	1.8V
제어전압	0.6V
소비전력	0.37mW

5. 결 론

본 논문에서는 저전압, 저전력 특성을 갖는 전류모드 적분기를 제안하였으며, 설계된 적분기를 이용하여 WCDMA 베이스밴드용 저역통과 필터를 설계하였다. 전류모드 적분기를 구성하는 트랜지스터들의 동작영역을 포화영역과 선형영역으로 설정하여 공급전압 Vdd와 접지 단자 사이에 거의 2Vdsat 전압만이 필요함으로써 저전압 동작이 가능하게 하였다. 또한 내부 제어전압의 가변을 통하여 전류 및 트랜스 컨덕터 값의 변화에 의한 이득 및 단위이득 주파수 특성을 가변할 수 있도록 설계하였으며 시뮬레이션 결과, 제어 전압의 가변에 따라 이득은 43.2~46.5dB, 단위이득 주파수는 7.34~24.2MHz 정도의 특성을 얻을 수 있었다. 설계한 전류모드 적분기를 활용하여 체비세프 3차 전류모드 저역통과 필터를 설계하였으며 시뮬레이션한 결과, WCDMA 베이스밴드 대역인 2.12MHz의 차단주파수 특성을 얻을 수 있었다. 또한 필터의 소비전력은 0.37mW로써 전류모드 필터의 장점인 저전력 특성을 갖는 필터임을 확인하였다.

향후 본 논문에서 설계한 전류모드 적분기 및 전류모드 필터 설계방법을 활용하여 각종 통신 시스템용 저전압 및 저전력 아날로그 필터 설계에 응용하는 연구를 수행하고자 한다.

참 고 문 헌

[1] J. Sabadell, C. Aldea, S. Celma and P. A. Martinez, "Continuous-Time 4th Order Butterworth Low-Pass Filter for Video Frequency Applications," Analog Integrated Circuits and Signal Processing, Vol. 28, No. 1, pp. 35-41, Jul. 2001.  
[2] U. Stehr, F. Henkel, L. Dalluge and P. Waldow, "A Fully Differential CMOS Integrated 4th Order Reconfigurable Gm-C Lowpass Filter for Mobile Communication," Proceedings of the 2003 10th IEEE International Conference, Vol. 1, pp. 144-147, Dec. 2003.  
[3] J. H. Hwang, M. Y. Lee, C. Y. Jeong and C. Yoo, "Active-RC channel selection filter tunable from

6kHz to 18MHz for software defined radio," Proceedings of the IEEE International Symposium Circuits and Systems, pp. 4803-4806, Aug. 2005.

- [4] Y. Maruma, A. Hyogo and K. Sekine, "A CMOS current-mode band-pass filter with small chip area," Proceedings 2002 IEEE Asia-pacific Conference, pp. 13-16, Aug. 2002.
- [5] A. Mazurek and K. Wawryn, "Programmable Current Mode Circuits," ICECS 2001, Vol. 2, pp. 553-556, Sep. 2001.
- [6] N. A. Shah and S. Z. Iqbal,, "Current-mode active-only universal filter," International Journal of Electronics, Vol. 90, No. 6, pp. 407-411, 2003.
- [7] Z. Yang, T. Hinck, H. I. Cohen and A. E. Hubbard,, "Current-Mode integrator for voltage-controllable low frequency continuous-time filters," Electronics letters 12th, Vol. 39, No. 12, pp. 883-884, Jun. 2003.
- [8] Y. S. Hwang, J. H. Lai and M. C. Chang, "Realization of transistor-Only High-Order Current-Mode Filters," IEICE Trans. Fundamentals of Electronics, Communications and Computer Science, Vol. E88-A, No. 2, pp. 538-540, Feb. 2005.

## 저 자 소 개



**김 병 옥 (金炳旭)**  
 1972년 11월 15일생. 1995년 전북대학교 전기공학과 졸업. 1997년 동 대학원 전기공학과 졸업(석사). 2001년 9월~현재 동 대학원 전기공학과 박사과정  
 Tel : 063-270-3957  
 Fax : 063-270-2394  
 E-mail : bwkim@chonbuk.ac.kr



**방 준 호 (方駿鎬)**  
 1966년 9월 28일생. 1989년 전북대학교 전기공학과 졸업. 1991년 동 대학원 전기공학과 졸업(석사). 1996년 동 대학원 전기공학과 졸업(공학박). 1998년~현재 전북대학교 응용시스템공학부 부교수  
 Tel : 063-850-0761  
 Fax : 063-850-0761  
 E-mail : jhbang@chonbuk.ac.kr



**조 성 익 (趙成翊)**  
 1962년 2월 10일생. 1987년 전북대학교 전기공학과 졸업. 1989년 동 대학원 전기공학과 졸업(석사). 1994년 동 대학원 전기공학과 졸업(공학박). 2004년~현재 전북대학교 전자정보공학부 조교수  
 Tel : 063-270-4137  
 Fax : 063-270-2394  
 E-mail : sicho@chonbuk.ac.kr



**최 석 우 (崔碩佑)**  
 1962년 3월 14일생. 1988년 전북대학교 전기공학과 졸업. 1990년 동 대학원 전기공학과 졸업(석사). 1994년 동 대학원 전기공학과 졸업(공학박). 1999년~2001년 The Ohio State University. Post-Doc. 1996년~현재 전북대학교 전자정보공학부 교수  
 Tel : 063-270-3698  
 Fax : 063-270-2394  
 E-mail : swchoi@chonbuk.ac.kr



**김 동 용 (金東龍)**  
 1945년 7월 31일생. 1967년 전북대학교 전기공학과 졸업. 1973년 동 대학원 전기공학과 졸업(석사). 1985년 캐나다 마니토바대학교 졸업(공학박). 1975년~현재 전북대학교 전자정보공학부 교수  
 Tel : 063-270-2395  
 Fax : 063-270-2394  
 E-mail : kimdy@chonbuk.ac.kr