

결합 기저면 구조 인버터를 이용한 평행 결합 선로 대역 통과 필터

A Parallel Coupled Line Band Pass Filter Using Defected Ground Structure Inverter

김 인 선

In-Seon Kim

요 약

본 논문에서는 결합 기저면 구조(DGS) 인버터를 이용하여 평행 결합 선로 대역 통과 필터를 설계하는 새로운 방법을 제안하였다. 이 방법은 전송선 인버터 구조의 필터 설계 시 높은 임피던스로 발생하는 선로 폭 제한 문제를 쉽게 해결할 수 있다. 제안한 방법과 기존 방법에 근거하여 13.3 %의 대역폭율을 갖는 대역 통과 필터가 설계 및 제작되었다. 두 필터의 측정 결과는 비교적 잘 일치한다. 반면에 기존 필터에 비해 제안 필터 길이는 약 15 mm 축소되었고, 인버터 선로 폭은 2배 이상 확장되었다.

Abstract

In this paper, the novel method is proposed to realize the parallel coupled line band pass filter using defected ground structure(DGS) inverter. This method provides simple solution which easily resolves the limit of line width happened due to high impedance on the occasion of designing filter composed of line inverter. On the basis of the proposed method and conventional method, the band pass filters having 13.3 % fractional bandwidth were designed and implemented. The measured data of two filters show usually good agreement with each other, but on the other hand the length of proposed filter become shorten about 15 mm and the width of inverter line was expanded two times or more in comparison with conventional filter.

Key words : Parallel Coupled Line BPF, Inverter, DGS

I. 서 론

고주파 소자의 집적화 및 HMIC화 요구 증가에 따라 단면 기판 공정이 용이한 마이크로스트립 구조가 여전히 선호되고 있다. 따라서 필터도 다양한 형태의 단면 공진기 구현이 가능한 마이크로스트립 평면형 대역 통과 필터에 대한 연구가 꾸준히 진행되고 있고, 그 중에서도 한 쪽 끝이 개방 또는 단락된 형태의 $\lambda_0/2$ 공진기 평행 결합 선로 대역 통과 필터는 결합 간격 및 길이를 쉽게 구할 수 있어 가장 널

리 사용되는 형태의 결합 선로 필터이다. 그러나 이런 구조는 대역폭이 넓어질수록 $Z_{oe} \gg Z_{oo}$ 가 되므로 입·출력단의 결합이 점점 강해져 어떤 대역폭 이상이 되면 구현이 불가능한 결합 간격을 갖게 된다. 이런 문제를 해결하기 위해 �ップ 선로(tapped line)라 불리는 급전선을 공진기의 특정 위치에 직접 연결하는 직접 결합 급전 방식이 사용된다^{[1]~[3]}.

결합 간격의 문제를 해결하기 위한 또 하나의 방법으로 입·출력 단의 인버터를 전송 선로로 구성하는 직접 결합 급전 방식의 필터가 제안되었다^[4]. 이

국방과학연구소(Agency for Defense Development)

· 논문 번호 : 20071203-137

· 수정완료일자 : 2008년 1월 4일

방법은 양 끝단의 결합 선로를 영상 임피던스 K 와 특성 임피던스 Z_0 로 구성된 두 개의 $\lambda_0/4$ 길이 전송 선로로 단순히 대체하여 구성할 수 있는 매우 간단하고 유용한 필터 구조이다. 그러나 이 구조도 특정 대역폭 울에서 매우 높은 임피던스를 가져 선로 폭 구현의 문제를 갖게 된다. 본 논문은 이 구조에서 전송선 인버터를 DGS를 적용한 인버터로 대체하여 높은 임피던스로 인한 선로 폭의 제한을 극복할 수 있는 방법을 제안한다.

II. DGS 인버터 구현

2-1 기존의 방법

일반적인 대역 통과 필터의 등가 구조는 그림 1과 같다. K-인버터의 영상 임피던스가 매우 높기 때문에 하나의 인버터에서 인접한 인버터 쪽을 바라볼 경우, $\lambda_0/2$ 전송 선로는 끝이 개방된 선로로 보이고, 이것은 병렬 공진 특성을 갖는다. 그러므로 그림 1은 전체적으로 K-인버터와 병렬 공진기로 구성된 대역 통과 필터로 동작한다.

그림 1에서 A와 A'은 한 쪽 끝이 개방된 $\lambda_0/4$ 결합 선로에 대한 등가이고, 대역 통과 필터는 이런 단일 구조의 종속 접속으로 구성된다. 따라서 그림 1은 그림 2와 같이 물리적으로 형상화될 수 있다. 여기서 S_i 는 각 결합 선로의 간격을 나타내며, θ_i 는 결합 선로의 길이로서 $\lambda_0/4$ 로 구성된다^[5].

그림 2에서 우, 기 모드 임피던스는 식 (1)과 식 (2)로 구해진다.

$$Z_{oe} = Z_0 \left(1 + \frac{Z_0}{K} + \left(\frac{Z_0}{K} \right)^2 \right) \quad (1)$$

$$Z_{oo} = Z_0 \left(1 - \frac{Z_0}{K} + \left(\frac{Z_0}{K} \right)^2 \right) \quad (2)$$

그림 2의 구조로 광대역 필터를 구현할 경우, 음영 표시된 B와 B'의 결합 선로 결합도는 매우 큰 값




그림 1. 평행 결합 선로 대역 통과 필터 등가

Fig. 1. The equivalence of parallel coupled line BPF.




그림 2. 전형적인 평행 결합 선로 대역 통과 필터

Fig. 2. Conventional parallel coupled line BPF.




그림 3. 전송선 인버터를 이용한 평행 결합 선로 대역 통과 필터

Fig. 3. The parallel coupled line BPF using transmission line inverter.

을 갖는다. 따라서 대역폭을 확장하면 할수록 S_i , S_{i-1} 이 매우 협소해져 구현성이 점점 낮게 된다. 이 두 결합 선로의 간격을 제외한 나머지 선로의 결합 간격은 일반적으로 구현 가능한 범위의 값을 갖는다.

이런 어려움을 극복하기 위해서 가장 일반적으로 사용하는 방법이 텁 선로(tapped line)을 이용한 직접 결합 급전 구조를 갖도록 하는 것이나, 텁의 위치를 결정하는 방법이 단순하지 않고, 정확하지 않기 때문에 그림 3과 같은 또 다른 구조가 제안되었다^[4]. 이 구조는 그림에서 보는 바와 같이 양 끝단에 각각 $\lambda_0/4$ 길이의 K_{01} 과 $K_{n,n+1}$ 전송선 인버터를 가지므로 그림 2의 구조에 비해 전체적으로 길이가 $\lambda_0/2$ 증가하는 최대 단점을 갖지만 구현 방법이 매우 단순할 뿐 아니라 광대역 구현에 적합한 구조로 알려져 있다.

그림 3의 C와 C'은 그림 2의 B와 B'을 영상 임피던스 K_{01} 과 $K_{n,n+1}$ 을 갖는 $\lambda_0/4$ 전송 선로와 Z_0 의 특성 임피던스를 갖는 $\lambda_0/4$ 전송 선로의 연결로 대체한 구조이다. 여기서, 영상 임피던스 K 값은 식 (1), 식 (2)로부터 식 (3)으로 구해진다.

$$K = \frac{2Z_0^2}{Z_{oe} - Z_{oo}} \quad (3)$$

그림 3과 같은 방법을 이용하면 K -인버터를 선로로 구현함으로써 직접 금전 구조의 형상을 가지므로 이론적으로는 첫 번째와 마지막 결합 선로의 결합 간격 문제를 텁 선로를 이용한 경우보다 훨씬 쉽게 해결할 수 있다. 또한, 대역폭을 넓게 할수록 $Z_{oe} \gg Z_{oo}$ 가 되므로 식 (3)으로부터 영상 임피던스 K 가 점점 더 작아짐을 확인할 수 있다. 이는 넓은 대역폭일 수록 전송선 인버터의 선로 폭이 넓어짐을 의미한다. 그러므로 전술한 바와 같이 그림 3의 구조는 넓은 대역폭 구현에 유용한 구조임을 짐작할 수 있다.

2-2 제안 방법

그림 3의 구조는 매우 간단한 설계 방법이긴 하지만, 특정 대역폭 융의 경우에 영상 임피던스 K_{01} 과 $K_{n,n+1}$ 이 매우 높은 값이 되어, 선로 폭 구현 문제를 갖는 경우가 발생할 수 있다. 따라서 그림 3 구조는 일반적으로 선로 폭 문제를 해결하고자 하우징과 기판간의 배치 간격을 이용하여 선로 폭을 넓게 구현할 수 있는 SSS(Suspended Substrate Stripline) 구조로 구현한다.

본 논문은 그림 3의 구조를 SSS 형태가 아닌, 제작이 비교적 단순한 마이크로스트립 형태로 구현하는데 있어 크기를 축소시킬 수 있고, 높은 임피던스로 인한 선로 폭 구현 문제를 해결할 수 있는 방법을 찾는데 목적이 있다.

결합 기저면 구조(DGS)^[6]는 그 구조가 단순하고, 전파 지연 구조로 인한 크기 축소가 가능하며, 높은 임피던스 마이크로스트립 전송선의 광폭 구현성이 뛰어나다고 알려져 있다. 이러한 장점은 본 연구가 이루고자 하는 목적에 잘 부합된다. 그러므로 본 논문에서는 DGS를 적용한 인버터 구조를 찾고 그 구조를 그림 3의 C와 C'의 전송선 인버터를 대체하여 마이크로스트립 필터를 구현하고자 한다.

상기 제시한 방법을 이용하여 특성이 가장 근접한 두 구조(전송선 인버터, DGS 인버터)를 찾기 위해, 통과 대역 리플 0.1 dB 체비세프 형, $N=5$, $f_0=3$ GHz, 통과 대역 2.8 ~ 3.2 GHz인 결합 선로 대역 통과 필터 설계 예를 가정하고, 이로부터 결합 선로의 첫 번째, 두 번째, 및 세 번째 결합 선로의 우, 기 임피던스는 각각 ($Z_{oe1}=80.49841$, $Z_{oo1}=37.76394$), ($Z_{oe2}=59.74544$,




그림 4. DGS 인버터
Fig. 4. DGS inverter.

$Z_{oe2}=43.04395$, ($Z_{oe3}=57.17327$, $Z_{oo3}=44.44645$)로 구해진다. 여기서 Z_{oe1} , Z_{oo1} 을 식 (3)에 대입하면 $K_{01}=K_{n,n+1}=117 \Omega$ 을 얻을 수 있다.

그런 다음 중심 주파수에서 117 Ω 의 임피던스, 90° 전달 위상을 갖는 전송선 인버터와 가장 근접한 특성의 DGS 인버터를 구현하기 위해 DGS 전송 선로를 변수 변환하여 전자기적(EM) 시뮬레이션을 반복 수행하였다. 이때 시뮬레이션에 사용된 기판은 $\epsilon_r=2.2$, $H=31$ mil이다.

그림 4는 전송선 인버터를 대체할 DGS 인버터의 모델로서, 사용된 DGS는 직사각형(rectangle)이다.

그림 5는 시뮬레이션을 통해 기존의 전송선 인버터(그림 3의 K_{01} 과 $K_{n,n+1}$ 부)와 크기 및 위상이 유사한 특성을 갖는 DGS 변수를 최종적으로 도출한 결과로, $a=1.3$ mm, $b=11.5$ mm, $c=2$ mm, $d=3.05$ mm, $w=1.02$ mm, $l=14$ mm이다. 이때 마이크로스트립 117 Ω 전송 선로는 길이 18.58 mm, 선로 폭 0.44 mm이다. DGS 전송 선로는 마이크로스트립 117 Ω 전송 선로의 경우보다 길이는 4.58 mm 줄어들고, 선로 폭은 0.58 mm 확장된다.

그림 5의 특성을 고찰하는데 있어, 크기 관점에서 중심 주파수를 일치시키는 데 중점을 두면 위상의 편차가 크게 발생하고, 위상을 90°에 최대한 균사시키면 중심 주파수가 이동하는 경향을 보인다. 그러므로 본 연구에서는 위상을 최대한 90°에 균사시킨 상태로 중심 주파수와 이동된 공진 주파수에서의 크




그림 5. DGS 선로 인버터와 117 Ω 선로 인버터의 성능 비교

Fig. 5. Comparison between DGS and 117 Ω line inverters performance.

기 편차가 최소값을 갖는 변수를 도출하는 방법을 취하였다.

그림 5(a)에서 DGS의 f_0 가 높은 쪽으로 약 250 MHz 이동되었지만, 반사 손실의 크기가 3.25 GHz와 3 GHz에서 0.034 dB의 작은 편차를 갖고, 그림 5(b)에서 위상은 3 GHz에서 90°에 비해 0.4°의 작은 편차를 갖는다. 이 정도면 수용할 정도의 작은 편차로 판단하고, 이때의 DGS 선로부 변수를 최종값으로 결정하였다.

시뮬레이션으로부터 구해진 S_{11} 과 전달(S_{21}) 위상을 이용하여 DGS의 특성 임피던스를 식 (4)로 구한다.

$$\Gamma = \frac{Z_D(Z_0 + jZ_D \tan \theta) - Z_0(Z_D + jZ_0 \tan \theta)}{Z_D(Z_0 + jZ_D \tan \theta) + Z_0(Z_D + jZ_0 \tan \theta)} \quad (4)$$

식 (4)에서 Z_D 는 DGS 선로의 특성 임피던스이고, Z_0 는 부하 임피던스, θ 는 전송(S_{21}) 위상을 나타낸다. 그럼 5에서 DGS 인버터 특성을 고찰하면 3 GHz에서 S_{11} 크기는 -3.336 dB, S_{21} 위상은 89.6° 를 확인할 수 있다. 이때 위상을 90° 에 근사하였다고 가정하면 식 (4)는 식 (5)와 같이 단순화 되고, 이것으로부터 반사 특성을 이용하여 DGS 선로의 특성 임피던스(Z_D)를 식(6)과 같이 실수값으로 얻을 수 있다. -3.336 dB의 S_{11} 을 선형(linear) 값, 즉 $10^{(-3.336/20)}$ 으로 환산하여 Γ 를 구하고, 식 (6)에 대입하면 Z_D 는 약 115 Ω이 된다.

$$\Gamma = \frac{Z_D^2 - Z_0^2}{Z_D^2 + Z_0^2} \quad (5)$$

$$Z_D = \sqrt{\frac{1 + \Gamma}{1 - \Gamma}} Z_0 \quad (6)$$

그림 6은 기존의 117 Ω 전송선 인버터 구조 필터와 DGS 인버터 구조 필터의 구성 변수를 물리적 치수(physical dimension)로 환산하고 designer를 이용하여 회로 시뮬레이션을 수행한 결과이다. 그 중 DGS 인버터 구조 필터는 그림 4의 구조에 대한 전자기적 시뮬레이션을 먼저 수행하고, 최종 얻은 결과(그림 5)를 s2p 파일로 받아 전송선 인버터 부분만을 이 값으로 대체하고 필터 시뮬레이션을 수행하였다. 특성 적정화는 전혀 수행하지 않고 초기 변수를 그대로




그림 6. 회로 시뮬레이션 결과
Fig. 6. Circuit simulation result.

표 1. 부분 대역폭 을 대 선로 폭

Table 1. Fractional Bandwidth vs. line width.

부분 대역폭 율 [%]	모드 임피던스		영상 임피던스 K [Ω]	선로 폭 [mm]
	Z _{oe} [Ω]	Z _{oo} [Ω]		
10	75.353	38.344	135.102	0.281
15	82.936	37.609	110.310	0.511
20	89.866	37.527	95.531	0.727
25	96.379	37.863	85.446	0.927
30	102.596	38.494	78.001	1.113

적용하여 얻은 결과이다. 여기서 전달 특성은 매우 잘 일치하지만 반사 특성은 좀 더 많은 개선이 요구된다. 그러나 그 특성의 적정화는 회로 시뮬레이션 이 아닌 최종 전자기적 시뮬레이션에서 수행하기로 하였다.

두 결과는 모두 만족할 만한 수준은 아니지만, 전송선 인버터를 DGS 인버터로 대체할 수 있음을 예측하기에 충분한 결과를 제공한다.

다음은 DGS 인버터 구조를 어떤 경우에 적용하는 것이 효율적인지를 알아보기 위해, 통과 대역 리플 0.1 dB 체비셰프 형, $N=5$, $f_0=3$ GHz에서 부분 대역폭(fractional bandwidth)율의 변화에 따른 전송선 인버터의 임피던스를 구해 표 1에 정리하였다. 선로 폭 식각 공정의 난해성을 고려하여 0.5 mm를 구현이 무난한 기준 치수로 가정할 때, 본 설계예의 경우에 15 % 이상의 대역폭 율에서는 그림 3의 구조를 사용하는 것이 유용하며, 대역폭 율이 10~15 %에서는 제안한 DGS를 사용하여 선로 폭을 넓히는 것이 구현성 및 튜닝의 유연 적합성 측면에서 효과적일 것으로 판단된다. 또한, 대역폭 율 10 % 미만의 경우는 입, 출력단의 결합 간격이 구현 가능한 치수로 구해지기 때문에 그림 2와 같은 전형적인 평행 결합 선로 필터로 구현할 수 있다. 필터 설계 전 상기와 같은 절차를 수행하면 구현 적합한 구조를 사전 결정하는데 도움이 될 것으로 판단된다.

III. 시뮬레이션 및 제작

본 장에서는 제안한 DGS 인버터를 적용한 대역 통과 필터를 설계, 제작하여 제안 방법의 타당함을

실제 검증하고자 한다. 설계하려는 필터의 규격과 사용된 기판은 DGS 변수를 도출하기 위한 경우와 동일하다.

앞장에서 회로 시뮬레이션을 수행한 패턴 도면을 이용하여 HFSS로 전자기적 시뮬레이션을 수행하였다. 이때 회로 시뮬레이션 시 고려하지 못한 선로 끝 효과(end effect), 도체 두께에 의한 결합 등의 영향으로 약간의 주파수 이동 현상과 그림 6에서 보았던 바와 같이 삽입 손실이 저조함을 확인할 수 있었다. 그러므로 이 과정에서는 선로의 길이, 폭, 결합 간격, DGS 전송선을 약간씩 조정하면서 특성의 적정화를 수행하였고, 그림 7에 최종 결과를 도시하였다.

최종 시뮬레이션 결과를 근거로 그림 8과 같은 필터를 제작하고, 측정 결과를 그림 7에 시뮬레이션 결과와 함께 도시하였다.




그림 7. EM 시뮬레이션과 측정 결과(DGS 인버터)
Fig. 7. The EM simulated and measured results(DGS inverter).




그림 8. 제작된 대역 통과 필터(DGS 인버터, N=5)
Fig. 8. The fabricated BPF(DGS inverter, N=5).

표 2. 시뮬레이션과 측정 결과 비교

Table 2. Comparison between simulated and measured results.

구분		시뮬레이션	실측
S_{21} [dB]	at 2.8, 3.0, 3.2 [GHz]	-0.71, -0.25, -0.73	-2.54, -1.67, -2.43
	max. [dB]	-10.26(at 3.20 GHz)	-15.16(at 3.18 GHz)
	-10 dB B.W. [GHz]	0.43(f_L : 2.77, f_H : 3.20)	0.43(f_L : 2.78, f_H : 3.21)
	-15 dB B.W. [GHz]	0.41(f_L : 2.78, f_H : 3.19)	0.41(f_L : 2.79, f_H : 3.20)
-40 dB att.	f_L, f_H [GHz]	2.47, 3.53	2.50, 3.53




그림 9. 측정 결과(DGS 인버터와 117 Ω 선로 인버터)

Fig. 9. The measured results(DGS inverter and 117 Ω line inverter).

표 2는 그림 7의 결과를 종합하여 정리한 것이다. 그림 7과 표 2에서 측정 결과의 삽입 손실과 반사 손실이 시뮬레이션보다 약간 저조한 것은 DGS 구조의 벌산에 의한 영향, 하우징 없이 결과를 도출함에 의한 영향, 기판의 접지가 완전치 못한 영향 등으로 판단된다. 좀 더 정밀한 제작 공정과 고정된 하우징을 고려하여 결과를 도출한다면 제시된 결과보다 개선된 성능을 얻을 수 있을 것으로 기대된다.

그림 9는 동일한 설계 규격을 갖는 그림 3과 같은 기존 구조의 필터를 제작, 실측하고, 그림 8과 같이 제작된 제안 필터의 실측 결과와 성능을 비교한 것이다.

두 특성의 일치성으로 전송선 인버터를 DGS 인버터로 대체 가능함을 확인할 수 있고, 이 결과는 그림 7의 결과와 더불어 본 연구에서 제안한 방법의 타당성을 제공한다.

그림 10은 그림 9에서 특성을 비교한 두 필터의




그림 10. 제작된 두 대역 통과 필터 비교

Fig. 10. Comparison of two fabricated BPFs.

제작 사진이다. 기존 전송선 인버터(그림 10 위)와 제안한 DGS 인버터 구조의 필터(그림 10 아래)의 크기는 가로×세로 각각 156.58×53.8 mm와 141.4×53.8 mm로 제안 구조의 필터가 15.18 mm 만큼 길이를 축소시킬 수 있었고, 양 끝단의 인버터 선로 폭은 제안한 구조가 기존의 구조에 비해 2배 이상 넓게 구현할 수 있었다. 이는 일반 식각 공정으로 제작하는데 훨씬 더 용이함을 의미한다.

IV. 결 론

본 연구는 최외각 인버터를 $\lambda_0/4$ 길이의 전송 선로로 구현하는 평행 결합 선로 대역 통과 필터 설계에서 DSG를 이용한 인버터로 이 부분을 대체하는 새로운 방법을 제안하였다. 제안한 필터는 DGS의 특성으로 인해 인버터 선로를 넓게 구현할 수 있고, 전파 지연 구조에 기인하여 길이 축소가 가능한 장점을 갖는다. 본 이론에 따라 리플 0.1 dB, $N=5$, $f_0=3$ GHz, 통과 대역이 2.8~3.2 GHz로 대역폭 율이 13.3 %인 기존의 전송선 인버터를 갖는 구조와 제안한

DGS 인버터를 갖는 구조의 평행 결합 선로 대역 통과 필터를 각각 설계, 실측, 비교하였고, 그 결과의 분석으로부터 제안한 이론의 타당성을 검증하였다.

참 고 문 헌

- [1] E. G. Cristal, "Tapped-line coupled transmission line with applications to interdigital and combline filters", *IEEE Transaction on Microwave Theory and Techniques*, vol. MTT-23, no. 12, pp. 1007-1012, Dec. 1975.
- [2] Joseph S. Wong, "Microstrip tapped-line filter design", *IEEE Transaction on Microwave Theory and Techniques*, vol. MTT-27, no. 1, pp. 44-50, Jan. 1979.
- [3] Protap Pramanick, "Compact 900 MHz hairpin-line

filter using high dielectric constant microstrip line", *Internal Journal of Microwave and Millimeter-Wave Computer-Aided Engineering*, vol. 4, no. 3, pp. 272-281, 1994.

- [4] David Rubin, Alfred R. Hislop, "Millimeter-wave coupled line filters", *Microwave Journal*, pp. 67-71, Oct. 1980.
- [5] G. L. Matthaei, L. Young, and E. M. T. Jones, *Microwave Filters, Impedance-Matching Networks, and Coupling Structures*, Artech House, pp. 472-477, 1980.
- [6] Chul-Soo Kim, "A study on the modeling and microwave circuit application of defected ground structure", Ph. D. thesis, University of Soonchunhyang, 2001.

김 인 선



1995년 2월: 순천향대학교 전자공
학과 (공학사)
1997년 2월: 순천향대학교 전자공
학과 (공학석사)
2005년 8월: 순천향대학교 전자공
학과 (공학박사)
1997년 2월~현재: 국방과학연구소

선임연구원

[주 관심분야] 고주파 수동 소자 및 시스템 설계