A Dual Integer Register File Structure for Temperature - Aware Microprocessors

온도 인지 마이크로프로세서를 위한 듀얼 레지스터 파일 구조

  • 최진항 (고려대학교 컴퓨터통신공학부) ;
  • 공준호 (고려대학교 컴퓨터통신공학부) ;
  • 정의영 (연세대학교 전기전자공학부) ;
  • 정성우 (고려대학교 컴퓨터통신공학부)
  • Published : 2008.12.15

Abstract

Today's microprocessor designs are not free from temperature as well as power consumption. As processor technology scales down, an on-chip circuitry increases power density, which incurs excessive temperature (hotspot) problem. To tackle thermal problems cost-effectively, Dynamic Thermal Management (DTM) has been suggested: DTM techniques have benefits of thermal reliability and cooling cost. However, they require trade-off between thermal control and performance loss. This paper proposes a dual integer register file structure to minimize the performance degradation due to DTM invocations. In on-chip thermal control, the most important functional unit is an integer register file. It is the hotspot unit because of frequent read and write data accesses. The proposed dual integer register file migrates read data accesses by adding an extra register file, thus reduces per-unit dynamic power dissipation. As a result, the proposed structure completely eliminates localized hotspots in the integer register file, resulting in much less performance degradation by average 13.35% (maximum 18%) improvement compared to the conventional DTM architecture.

오늘날 마이크로프로세서의 설계는 전력 소모 문제만이 아닌 온도 문제에서도 자유롭지 않다. 제조 공정의 미세화와 고밀도 회로 집적화가 칩의 전력 밀도를 높이게 되어 열성 현상을 발생시키기 때문이다. 이를 해결하기 위해 제안된 동적 온도 제어 기술은 냉각 비용을 줄이는 동시에 칩의 온도 신뢰성을 높인다는 장점을 가지지만, 냉각을 위해 프로세서의 성능을 희생해야 하는 문제점을 가지고 있다. 본 논문에서는 프로세서의 성능 저하를 최소화하면서 온도를 제어하기 위해 듀얼 레지스터 파일 구조를 제시한다. 온도 제어를 고려하였을 때 가장 관심을 끄는 것은 레지스터 파일 유닛이다. 특히 정수형 레지스터 파일 유닛은 그 빈번한 사용으로 인하여 프로세서 내부에서 가장 높은 온도를 가진다. 듀얼 레지스터 파일 구조는 정수형 레지스터 파일에 대한 읽기 접근을 두 개의 레지스터 파일에 대한 접근으로 분할하는데, 이는 기존 레지스터 파일이 소모하는 동적 전력을 감소시켜 열성 현상을 제거하는 효과를 가져온다. 그 결과 동적 온도 제어 기법에 의한 프로세서 성능 감소를 완화시키는데, 평균 13.35% (최대 18%)의 성능 향상을 확인할 수 있었다.

Keywords

References

  1. R. Mahajan, "Thermal Management of CPUs: A Perspective on Trends, Needs, and Opportunities," In Proceedings of the 8th International Workshop on THERMal INvestigations of ICs and Systems, 2002
  2. K. Sankaranarayanan, S. Velusamy, M. Stan, and K. Skadron, "A Case for Thermal-Aware Floorplanning at the Microarchitectural Level," Instruction-Level Parallelism, Vol. 8, pp. 1-16, 2005
  3. K. Puttaswamy and G. H. Loh, "Thermal Herding: Microarchitecture Techniques for Controlling Hotspots in High-Performance 3D-Integrated Processors," In Proceedings of the 13th IEEE International Symposium on High Performance Computer Architecture, pp. 193-204, 2007
  4. D. Brooks and M. Martonosi, "Dynamic Thermal Management for High-Performance Microprocessors," In Proceedings of the 7th International Symposium on High-Performance Computer Architecture, 2001
  5. SIA, "The International Technology Roadmap for Semiconductors," 2005
  6. S. H. Gunther, F. Binns, D. M. Carmean, and J. C. Hall, "Managing the Impact of Increasing Microprocessor Power Consumption," Intel Tech Journal, Vol. Q1, 2001
  7. K. Skadron, M. R. Stan, W. Huang, S. Velusamy, K. Sankaranarayanan, and D. Tarjan, "Temperature-Aware Microarchitecture," In Proceedings of the 30th International Symposium on Computer Architecture, pp. 2-13, 2003
  8. S. W. Chung and K. Skadron, "Using On-Chip Event Counters for High-Resolution, Real-Time Temperature Measurements," In Proceedings of the tenth intersociety conference on Thermal and Thermomechanical Phenomena in Electronics Systems, 2006
  9. S. Heo, K. Barr, and K. Asanovic, "Reducing power density through activity migration," In Proceedings of the 2003 International Symposium on Low Power Electronics and Design, pp. 217- 222, 2003
  10. J. Deeney, "Thermal modeling and measurement of large high power silicon devices with asymmetric power distribution," In Proceedings of the international symposium on microelectronics, pp. 300-305, 2002
  11. F. J. Mesa-Martinez, M. Brown, J. Nayfach- Battilana, and J. Renau, "Measuring performance, power, and temperature from real processors," In Proceedings of the 2007 workshop on Experimental computer science, 2007
  12. K. Patel, W. Lee, and M. Pedram, "Active bank switching for temperature control of the register file in a microprocessor," In Proceedings of the 17th ACM Gread Lakes symposium on VLSI, pp. 231-234, 2007
  13. A. Agarwal, "Analysis of cache performance for operating systems and multiprogramming," Ph.D. Thesis, Stanford University, 1987
  14. D. Brooks, V. Tiwari, and M. Martonosi, "Wattch: A Framework for Architectural-Level Power Analysis and Optimizations," In Proceedings of the 27th Annual Symposium on Computer Architecture, pp. 83-94, 2000
  15. T. Austin, E. Larson, and D. Ernst, "SimpleScalar: An Infrastructure for computer system modeling," IEEE Computer, Vol. 35, No.2, pp. 59-67, 2002 https://doi.org/10.1109/2.982917
  16. SPEC, Standard Performance Evaluation Corporation. http://www.spec.org/cpu2000/
  17. Hotspot Tool Set v3.1. http://lava.cs.virginia.edu/ HotSpot/download_form.html
  18. G. J. Briggs, E. J. Tan, N. A. Nelson, and D. H. Albonesi, "QUILT: A GUI-based Integrated Circuit Floorplanning Environment for Computer Architecture Research and Education," In Proceedings of the Computer Architecture Education, 2005