

CIM(Current Injection Method)을 이용한 Charge-Pump 방식의 Plasma Backlight용 고압 Inverter

張俊浩*, 姜信鎬*, 李京寅*, 李竣榮†

Charge-Pump High Voltage Inverter for Plasma Backlight using Current Injection Method

Jun-Ho Jang, Shin-Ho Kang, Kyung-In Lee and Jun-Young Lee

요 약

본 논문에서는 CIM(Current Injection Method)을 이용한 charge-pump방식의 plasma backlight용 고압 inverter회로를 제안한다. 고압 inverter에서 에너지 회수회로의 채용은 새로운 시도로서 에너지회수 이외에도 noise에 의한 시스템의 불안정성과 방전안정화에 기여하고 있다. charge-pump방식으로 스위치류의 내압을 저감하므로 cost면에서 매우 유리한 조건을 확립하였으며 CIM(Current Injection Method)방식의 적용으로 high speed 에너지 회수를 가능하게 하였다. 그리고 제안회로의 동작을 모드별로 해석하였으며, 실제 32" 패널에 적용하여 실험함으로써 제안한 회로의 유용성을 입증하였다.

ABSTRACT

Charge-pump high voltage inverter for Plasma backlight using CIM(Current Injection Method) is proposed in this paper. Adoption of ERC(Energy Recovery Circuit) is a new attempt in high voltage inverter so that it is not only energy recovery but also improvement of discharge stability and system unstability which is interrupted by noise. Using a charge-pump technique enables low voltage switches to be usable, the cost can be reduced. CIM is adopted to achieve high speed energy recovery in proposed circuit. Operations of the proposed circuit are analyzed for each mode. The proposed circuit is verified to be applicable on a 32 inch plasma backlight panel by experimental results.

Key Words : Plasma backlight, Current Injection Method, Charge-pump technique

1. 서 론

Plasma BLU(Backlight Unit)는 차세대 면광원으로 서 상당히 주목을 받고 있으며 현재 그 기술이 개발되는 과정에 있어 정형화된 모습이 존재하지 않고 다양

한 approach가 존재한다. 이러한 다양한 모습의 BLU의 특성을 고찰하고 최적조건을 찾기 위해서는 구동 방식의 최적화가 병행되어야 하며 이를 위해서는 구동 회로 및 구동법을 패널의 방전최적화 관점에서 개발할 필요가 있다.

현재의 plasma BLU는 효율이 좋지 않고 PDP와 동일하게 방전자체가 단속적으로 발생하기 때문에 고압 transformer를 사용하는 inverter로는 한계가 있으며 패널의 본래 특성을 잘 표현해 주지 못할 가능성이 있다. 따라서 이상적인 펄스에 가까운 구형파 inverter를

†교신저자 : 정희원, 단국대 전자공학과 조교수

E-mail : pdpljy@dankook.ac.kr

*학생회원, 단국대 대학원 전자공학과 석사과정

접수일자 : 2007. 7. 30 1차 심사 : 2007. 8. 24

심사완료 : 2007. 8. 29

개발하여 패널의 방전에 유리한 조건을 형성시키며 또한 구동회로의 자체 소비전력과 패널 capacitance의 무효소비전력을 최소화 하여 전체 소비전력을 저감시키는 것이 필요하다.^[1,2]




그림 1 직렬 공진형 에너지 회수 회로
Fig. 1 series resonant energy recovery circuit

그림 1은 PDP에서 사용하고 있는 직렬 공진형 에너지 회수회로로서 인덕터를 이용한 공진방식을 사용하고 있다.^[3] PDP는 구동전압이 plasma BLU에 비해 낮기 때문에 반도체 스위치의 스위칭 손실보다는 주로 패널에 축적된 에너지를 회수하는 것이 목적이다. 그림에서 보듯이 본 회로는 패널 capacitance와 공진 인덕터간의 공진을 이용하여 인버터단의 전압이 인가되기 전에 에너지 저장 capacitor로부터 에너지를 패널에 넣어주거나 패널의 에너지를 에너지 저장 capacitor로 회수할 수 있다. 하지만 본 회로는 에너지 회수회로의 스위칭손실이 발생할 수 있는 가능성이 존재하며 인가 전압이 클수록 그 손실이 더욱 커진다. 또한 종래의 고압 pulse를 generation하며 스위치 내압을 저감하기 위한 방법으로 그림 2와 같은 multi-level inverter가 제안되고 있다.^[4]

본 inverter는 출력전압이 낮은 inverter를 stack하여 높은 전압을 발생시키는 방식으로 각 inverter에 개별적인 전압을 인가해야 하기 때문에 각 inverter마다 전원이 개별적으로 필요하며 스위치를 구동하기 위한 구동전압도 각 inverter마다 필요하므로 그 구성이 복잡한 단점이 있다. 또한 PDP는 미세 cell을 방전공간으로 이용하기 때문에 방전 전극간의 거리가 짧아 부glow 방전영역을 이용하고 개구율이 작아 약 2lm/W정도로 효율이 매우 낮다. 하지만 plasma BLU는 단순히 전백 화면만을 표시하는 고효율 고효율을 목적으로 양광주를 이용한 cell설계가 이루어져 있어 PDP에 비해서는




그림 2 Multi-Level inverter의 회로도
Fig. 2 Multi-Level inverter circuit

상당히 높은 효율을 얻고 있으나 방전전압이 매우 높은 단점이 존재한다. 또한 plasma 방전의 특성상 방전이 pulse형태로 이루어지고 있어 구동 파형에 많은 영향을 받고 있다. 따라서 현재의 cell 구조를 갖는 plasma BLU에서는 이상적인 pulse wave의 고압 inverter를 개발하여야 하며 고압 inverter개발에 있어서 문제점은 소비전력과 cost로 나누어질 수 있다.

고압 스위치의 경우 패널의 무효 소비전력 뿐만 아니라 스위치 자체의 기생capacitance로 인한 소비전력이 거의 비슷하므로 20인치급을 구동하는 경우 무효 소비 전력만 거의 100W에 가까운 실정이다. 또한 고압의 스위칭을 위해서 단순한 H-bridge회로를 사용하는 경우 상당히 고내압 스위치를 사용해야 하므로 cost 증가의 근본 원인이 되고 있다. 이러한 문제점을 해결하기 위하여 본 논문에서는 무효 소비 전력을 회수하는 고압 에너지 회수 방식을 개발하며 스위치 내압저감을 위한 charge pump형 inverter를 제안하며 회로의 동작원리를 제시하고 32인치 패널에 기초한 실험을 통하여 방전 특성을 고찰하고 타당성을 검증하였다.

2. 본 론

2.1 제안한 에너지 회수 회로

본 논문에서는 그림 3과 같은 에너지 회수 회로를 채용한 고압 inverter회로를 제안한다. 본 inverter는 PDP에 접목을 시켜 그 유효성을 확인하였으며 이를 응용하여 plasma BLU에 사용하고자 한다. 본 회로의 특징은 입력전압을 n개의 inverter stage만큼 전압을 승압시켜 출력으로 인가하는 방식으로 입력전원의 수가 작고 에너지 회수회로를 구성하기 용이하며 스위치

류의 내압저감의 효과를 얻을 수 있어 cost측면에서 유리하다. 또한 주 스위치의 hard-switching문제를 해결하기 위해 CIM(Current Injection Method)을 적용하여 회수 speed를 높여 방전 안정성을 확보하였다.^[5,6]




그림 3 제안된 inverter
Fig. 3 Proposed inverter circuit

2.2 모드 해석

그림 4는 제안된 인버터의 동작 파형이다. 동작 모드는 모두 8개로 구분이 되며 두개의 반주기가 서로 대칭되므로 모드해석은 첫 번째 반주기만 한다. 각각의 동작 diagram은 그림 5에 나타나 있다. 실제 구현은 패널의 X와 Y전극에 2개의 inverter를 이용하여 구현하지만 실제 X 보드와 Y보드의 동작은 위상만 다를 뿐 동작이 동일하므로 회로의 동작설명은 Y보드를 이용하여 하며 동작 mode를 해석하기 전에 다음과 같은 가정을 한다.

- C₁, C₂, C₃, C₄에는 각각 V_s/2의 전압이 충전되어 있다.
- L₁과 L₂의 inductance값은 L로 정의한다.
- 인버터에 사용된 소자는 이상적이다.




그림 4 제안된 inverter의 동작파형
Fig. 4 key waveform of proposed inverter

Mode 1 (t₀ ≤ t < t₁) : Mode 1이 시작되기 전에 Y_{g1}과 Y_{g2}가 먼저 도통되어 있다고 가정한다. 이 상태에서 Y_{r1}과 Y_{r2}가 도통이 되면 그림 X의 mode 1 diagram에서 보듯이 C₂, Y_{r1}, Y_{f1}의 body diode, L₁, Y_{g1}의 경로와 C₄, Y_{r2}, Y_{f2}의 body diode, L₂, Y_{g2}의 경로로 I_{L1}과 I_{L2}가 V_s/2L의 기울기를 가지고 각각 build-up이 되며 그 전류는 다음과 같이 쓸 수 있다.

$$I_{L1} = I_{L2} = \frac{V_s}{2L} (t - t_0) \tag{1}$$

Mode 2 (t₁ ≤ t < t₂) : Y_{g1}과 Y_{g2}가 차단되면 L₁과 L₂에 흐르던 전류는 C₂, Y_{r1}, Y_{f1}의 body diode, L₁, C₄, Y_{r2}, Y_{f2}의 body diode, L₂, C_p의 경로로 공진파형을 보이면서 Panel capacitance를 충전하게 된다. 이 모드에서 패널에 인가되는 전압은 -V_s에 +V_s로 상승하게 되며 패널에 인가되는 전압과 공진inductor에 흐르는 전류는 다음과 같이 쓸 수 있다.

$$I_{L1} = I_{L2} = I_{L1}(t_1) \cos \omega_c (t - t_1) + \frac{V_s}{Z} \sin \omega_c (t - t_1) \tag{2}$$

$$V_{yx} = -V_s \cos \omega_c (t - t_1) + Z I_{L1}(t_1) \sin \omega_c (t - t_1) \tag{3}$$

여기서 impedance와 공진 주파수는 각각 $Z = \sqrt{\frac{2L}{C}}$

와 $\omega_c = \frac{1}{\sqrt{2LC}}$ 로 표시된다.

Mode 3 (t₂ ≤ t < t₃) : V_y가 V_s까지 충전이 되면 Y_{s1}과 Y_{s2}가 도통이 되고 mode 3의 동작 diagram과 같이 세가지의 경로가 형성된다. 첫 번째의 전류 경로는 V_y 전압을 V_s로 유지하기 위한 것으로 전압원 V_s, Y_{s1}, Y_{s2}, C_p로 형성이 되고 두 번째의 경로는 C₃와 C₄의 capacitor전압을 충전해 주기 위한 경로로 V_s 전압원으로부터 Y_{s1}, C₃, C₄, D₃로 형성이 된다. 여기서 C₃와 C₄의 전압은 negative pulse파형을 형성해 주기 위한 전압원으로 본 mode에서 충전된 에너지를 사용하게 된다. 마지막으로 공진 inductor L₁과 L₂에 남아있는 전류가 C₁, Y_{r1}, Y_{f1}의 body diode, Y_{s1}의 body diode 그리고 C₃, Y_{r2}, Y_{f2}의 body diode, Y_{s2}의 body diode로 전류경로를 형성되면서 Y_{s1}과 Y_{s2}의 영전압 스위칭 조건을 형성한다. 본 inverter는 고압 switching을 하기 때문에 스위치의 soft switching이 이루어지지 않으면 스위치의 발열뿐만 아니라 전력소비가 매우 증가하므로 반드시 soft switching이 필요하게 되며 Y_{s1}과 Y_{s2}는 본 mode에서 이를 달성하고 있다.

Mode 4 ($t_3 \leq t < t_4$) : Mode 4는 V_y 전압을 V_s 로 유지하기 위한 동작 모드로서 soft switching을 하기 위한 경로만 제거되고 나머지는 동일하다

Mode 5 ($t_4 \leq t < t_5$) : Mode 5가 시작되기 전에 Y_{s1} 과 Y_{s2} 가 도통이 되어 있으므로 이 상태에서 Y_{f1} 과 Y_{f2} 가 도통이 되면 그림 X의 mode 5 diagram에서 보듯이 C_1 , Y_{f1} 의 body diode, Y_{f1} , L_1 , Y_{s1} 의 경로와 C_3 , Y_{f2} 의 body diode, Y_{f2} , L_2 , Y_{s2} 의 경로로 I_{L1} 과 I_{L2} 가 $V_s/2L$ 의 기울기를 가지고 역방향으로 build-up이 되며 그 전류는 다음과 같이 쓸 수 있다

$$I_{L1} = I_{L2} = -\frac{V_s}{2L}(t - t_4) \quad (4)$$

Mode 6 ($t_5 \leq t < t_6$) : Y_{s1} 과 Y_{s2} 가 차단되면 L_1 과 L_2 에 흐르던 전류는 C_p , L_2 , Y_{f2} , Y_{f2} 의 body diode, C_3 , L_1 , Y_{f1} , Y_{f1} 의 body diode, C_2 의 경로로 공진파형을 보이면서 panel capacitance를 방전하게 된다. 이 모드에서 패널에 인가되는 전압은 $+V_s$ 에 $-V_s$ 로 하강하게 되며 패널에 인가되는 전압과 공진 inductor에 흐르는 전류는 다음과 같이 쓸 수 있다.

$$I_{L1} = I_{L2} = I_{L1}(t_5) \cos \omega_c(t - t_5) - \frac{V_s}{Z} \sin \omega_c(t - t_5) \quad (5)$$

$$V_{yx} = V_s \cos \omega_c(t - t_4) + Z I_{L1}(t_4) \sin \omega_c(t - t_4) \quad (6)$$

Mode 7 ($t_6 \leq t < t_7$) : 본 mode는 mode 7의 동작 diagram과 같이 두 가지의 경로가 형성이 된다. 첫 번째의 경로는 V_y 전압을 $-V_s$ 로 유지하기 위한 것으로 Y_{g1} 이 도통이 되면 diode D_5 가 차단되어 C_p , Y_{g2} , C_4 , C_3 , Y_{g1} 로 경로가 형성이 된다. 이 경우 V_y 는 mode 3 동안 C_3 와 C_4 에 충전되어 있던 전압으로 $-V_s$ 로 유지된다. 두 번째 경로는 Y_{g1} 과 Y_{g2} 를 soft-switching하기 위한 경로로서 공진 inductor L_1 과 L_2 에 남아있는 전류가 C_2 , Y_{g1} 의 body diode, L_1 , Y_{f1} , Y_{f1} 의 body diode 그리고 C_4 , Y_{g2} 의 body diode, L_2 , Y_{f2} , Y_{f2} 의 body diode로 전류경로를 형성되면서 Y_{g1} 과 Y_{g2} 의 영전압 스위칭 조건을 형성한다.

Mode 8 ($t_7 \leq t < t_8$) : Mode 8은 V_y 전압을 $-V_s$ 로 유지하기 위한 동작 모드로서 soft-switching을 하기 위한 경로만 제거 되고 나머지는 mode 7과 동일하다. 이러한 과정을 거쳐 inverter회로는 고압의 구형파 pulse를 generation하게 되며 패널 및 스위치의 기생 capacitance 에너지를 회수하게 된다.




그림 5 동작 모드 Diagram
Fig. 5 operation mode diagram

2.3 모의실험

그림 6은 제안된 회로의 동작 특성을 고찰하기 위한 모의실험 회로도이다. 모의실험은 모두 FET를 이용하여 실시하였으며 동작 주파수는 20kHz이며 pulse 폭은 13us로 설정하였다. 본 주파수와 pulse폭은 기본 동작을 살펴보기 위해 임의로 설정한 값이며 이는 panel의 구동주파수와 pulse폭과는 다른 값이지만 동작을 살펴보는 데 있어서는 무관하다.




그림 6 모의실험 결과 파형
Fig. 6 results of simulation waveform

그리고 패턴의 기생성분 중 저항을 일부 삽입하여 simulation을 진행하였다. 그림 6(a)은 본 모의실험회로의 기본 파형이다. 파형을 보면 입력 전압을 800V로 인가하였을 때 V_Y 와 V_X 전압은 $\pm 800V$ 로 swing을 하고 있으며 패널 양단전압은 그 위상차에 따라 $\pm 1.6kV$ 로 swing하고 있음을 볼 수 있다. 그리고 공진 인덕터의 전류를 보면 공진전류 이외에 역방향전류가 흐르는 것을 볼 수 있는데 이는 에너지 회수회로의 기생성분에 의한 clamp 전류로서 에너지 손실에 영향을 줄 것으로 보인다.


그림6(b)은 스위치 양단전압과 에너지 회수 스위치 전류를 보인 것이다. 스위치는 surge전압이 보이지 않아 안정된 soft-switching을 하고 있으며 에너지 회수 전류를 보면 스위칭시 surge전류가 발생하여 스위칭 noise형태로. 시스템의 안정도에 영향을 줄 것으로 보인다. 특히 본 구동회로는 높은 전압을 사용하므로 이러한 noise의 filtering이 매우 중요하다.

그림 6(c)는 Y_5 스위치 대신 diode를 삽입한 후 모의실험 한 결과이다. 그림에서 보면 이미 설명하였듯이 C_3 와 C_4 가 과충전되어 V_Y 전압의 negative쪽이 $-V_s$ 전압보다 더 낮은 전압이 출력되어 V_X 전압과 차를 볼 수 있다. 이러한 상태가 지속이 되면 방전에 영향을 주며 스위치에 과전압이 인가되어 소자의 소손을 발생시킬 수 있다.


3. 실험 결과

그림 7(a)는 기본 구동 timing 파형이다. 각 보드에 는 모두 16개의 구동신호가 인가되고 있고 sustain과 GND 신호사이에는 에너지 회수신호가 인가되고 있다. 또한 X와 Y보드의 신호는 약간의 phase-shift가 발생하고 있고 그 차이가 panel에 인가되는 실제 pulse가 된다. 일반적인 gate신호 인가방식으로 작은 pulse를 발생시키기 위해서는 출력 pulse만큼의 작은 gate신호가 필요한데 이를 제어하기가 어려운 반면 phase-shift방식은 신호의 위상만을 가지고 제어를 하므로 아주 작은 pulse도 대응이 가능하므로 본 inverter에 적합하다. 그림에서 보듯이 그 위상차는 약 1.5us정도이고 이는 패널의 상태에 따라 달라지기는 하지만 이 값 이하에서 대부분의 방전조건이 이루어지고 있다.


그림 7(b)는 Y와 X보드의 출력 파형이다. 각각의 출력 파형은 약 1.5us정도의 위상을 가지고 출력전압을 발생시키고 있으며 확대한 그림을 보면 공진파형을 이루며 700ns정도의 기울기를 가지고 상승과 하강을 하



(a) 기본 구동 timing 파형



(b) Y와 X 보드의 출력파형



(c) 에너지 회수 전류 파형

그림 7 실험 결과 파형
Fig. 7 experimental results


고 있음을 볼 수 있다. 이 시간은 에너지회수회로가 panel 및 기생 capacitance의 에너지를 회수 및 공급을 하는 시간으로 전압에 비해 상당히 high speed로 동작이 이루어지고 있다.

패널 전류를 보면 hard-switching 전류(surge 전류) 없이 에너지회수가 잘 되고 있음을 알 수 있다. 그림 7(c)는 에너지 회수 전류를 측정된 파형이다. 본 파형


을 보면 공진 전류 이외에 clamp 전류가 예상보다 큰 것을 볼 수 있는데 이는 에너지 회수 스위치의 기생 capacitance가 매우 큰 것에 기인하며 회로손실의 주요한 요인 중의 하나이며 측정된 결과를 토대로 계산해 본 결과 약 24W의 회로 손실이 발생하지만 에너지 회수가 없을 경우의 소비전력에 비해 25% 수준이다.

공진 인덕터의 전류는 3가지 전류성분으로 구분할 수 있다. 첫 번째로 에너지회수 speed를 증가시키기 위해 CIM(Current Injection Method)를 적용한 build-up 전류, 두 번째로 패널에 흐르는 전류, 그리고 마지막으로 soft-switching을 위한 전류로 구성된다.

세 번째의 전류성분은 build-up 전류에 의해 공진 inductor에 저장된 에너지가 패널을 충전시키는 전류보다 많아짐으로써 발생하는 것으로 비록 CIM을 적용하지 않았을 경우보다 약 200%의 전류 피크 상승률을 보이나 스위치의 soft-switching에 매우 중요한 역할을 하며 이로 인해 스위치의 발열과 소비전력을 줄일 수 있다. 이러한 동작은 전압이 높을수록 더욱 중요한 효과를 발휘한다. build-up 전류와 soft-switching을 위한 전류는 회로 자체적으로 순환하는 것이므로 패널에 유입이 되지 않기 때문에 나머지 전류가 패널에 유입이 된다.



(a) 주파수와 펄스폭에 따른 방전전압




(b) 주파수와 펄스폭에 따른 소비전력

그림 8 방전 특성 실험 그래프
Fig. 8 discharge characteristic graph

다음은 주파수와 펄스폭에 따른 방전전압과 소비전력을 그림 8(a)와 그림 8(b)에 도시하였다. 그래프에서 0으로 표시된 것은 contraction (방전수축)이 일어난 것을 표시한 것이다. 그림 8(a)를 보면 주파수가 높아질수록 방전개시 전압이 낮아지는 경향을 보이며 contraction도 더 빨리 진행되고 있음을 볼 수 있으며 14kHz 이상에서는 펄스폭을 1.2us 이상 높일 수 없을 정도로 바로 contraction이 발생하였다. 또한 같은 주파수에서는 펄스폭이 증가될수록 방전전압이 낮아지며 contraction도 쉽게 발생함을 볼 수 있다.

이는 주파수가 높아지면 방전 cell내에 발생된 이온과 전자들이 재결합되지 않고 남아있어 이 입자들이 priming particle로서 역할을 하여 방전이 쉽게 발생하는 것으로 보이며 펄스폭이 증가하는 것은 전극에 벽전하의 축적이 발생하여 다음 펄스 발생 시 방전개시 전압을 낮추는 효과가 있는 것으로 판단된다. 이 중에서도 펄스폭의 변화가 좀 더 방전 개시전압을 낮추는데 효과가 있으며 어느 경우나 contraction으로 전이되기 쉬운 조건이 형성된다. Contraction은 방전이 cell내에 국부적으로 집중되는 것으로 유전체의 파괴로 패널의 손상의 위험이 있다.

실제 회도를 회도측정기를 사용하지 않고 시각적으로 분석한 결과로서 회도는 주파수와 펄스폭, 전압에 비례하며 주파수와 펄스폭은 전압에 반비례한다. 이와 같은 특성을 토대로 최적의 조건을 따져보면 펄스폭은 1.4us ~ 1.6us 정도에서 안정된 방전특성을 보였으며, 주파수는 10kHz ~ 12kHz가 적당한 것으로 보인다. 그림 8(b)의 소모전력 그래프를 보면 소모전력은 펄스폭에 따라서 뚜렷한 경향성은 관찰하기 어려우나 주파수에 따라서는 주파수가 높아질수록 소모전력이 증가하고 있음을 볼 수 있다. 이는 회도 증가에 따른 패널 소비전력의 증가로 예상된다.



32"금 Full 패널 방전전류

그림 9 32inch Full panel 방전시 방전전류
Fig. 9 32inch full panel discharge current

그림 9는 32" full 패널 방전시 방전전류를 측정하는 것이다. 방전전류의 파형을 보면 인가된 펄스의 형태와 유사한 형태를 보이고 있어 패널의 model을 거의 저항으로 model을 할 수 있을 것으로 보이며 그 저항값은 1.6kV일 때 방전전류의 값이 약 1.6A peak를 보이고 있어 1kΩ정도가 된다.




그림 10 구현된 Inverter
Fig. 10 realized inverter

그림 10은 실제 구현된 inverter의 사진이다. 그림에서 보듯이 모두 4개의 PBA(Printed Board Assembly)로 구성되어 있으며 switch driver는 스위치 개수만큼 X와 Y구동회로에 탑재되어있고 flyback방식의 4 channel power supply와 2개의 inverter 그리고 signal generator로 구성되어있다.

4. 결 론

본 논문에서는 CIM(Current Injection Method)을 이용한 charge-pump방식의 plasma backlight용 고압 inverter회로를 제안하고 제안된 회로의 타당성 검증을 위해 모의실험과 제작을 통해 실제 32인치 패널의 구동 실험을 통하여 검증 하였다. 고압 inverter의 개발에 있어 에너지 회수 회로를 채용하여 소비전력 및 고압 스위칭의 안정화를 가져올 수 있었고 charge-pump 방식을 적용함으로써 스위치류의 내압을 저감함으로써 제조 원가를 크게 절감할 수 있게 되어 기존의 Weber & Wood 회로와 비교하였을 때 약 60% 비용절감의 효과가 있다.

제안된 회로는 입력전원의 수가 작고 에너지 회수 회로를 구성하기 용이한 장점이 있으며 입력전압을 n개의 inverter stage만큼 전압을 승압시켜 출력으로 인

가하는 방식으로 고압의 구형파 pulse를 발생하기 용이하다. 또한 CIM(Current Injection Method)을 적용하여 회수 speed를 높여 단순 공진시에 발생하는 단점인 주 스위치의 hard-switching을 하면서 발생하는 전력소모와 발열문제를 해결함으로써 32" 패널의 방전조건을 확립하게 되었다.

이 논문은 (주) MIFPD의 연구비 지원에 의하여 연구되었음

참 고 문 헌

- [1] S. Y. Lin, C. L. Chen, and K. Lee, "Novel Regenerative Sustain Driver for Plasma Display Panel," *PESC '98*, Fukuoka, Japan, pp. 1739-1743, 1998.
- [2] H. B. Hsu, C. L. Chen, S. Y. Lin, and K. M. Lee, "Regenerative power electronics driver for plasma display panel in sustain-mode operation," *IEEE Trans. Ind. Electron.*, vol. 47, No. 5, pp. 1118-1125, 2000, Oct.
- [3] L. F. Webber and K. W. Warren, "Power Efficient Sustain Drivers and Address Drivers for Plasma Panel," U.S. patent, number 4,866,349, 1989, September.
- [4] 유종길, 홍순찬 "AC PDP용 NPC 타입 멀티레벨 에너지 회수회로에 관한 연구", *전력전자학회 논문지*, 제10권, 제2호, pp. 194-202, 2005. 4.
- [5] Jun-Young Lee, Jin-Sung Kim, Myeong-Seop So, Bo-Hyung Cho, "New Energy Recovery Concept for AC PDP Sustaining Driver Using Current Injection Method(CIM)", *Journal Of Power Electronics* Vol.2 No.3, pp. 189-198, 2002. 7
- [6] 임승범, 유호원, 고영민, 채수용, 서영민, 홍순찬, "CIM을 이용한 AC PDP 구동회로의 영전압 스위칭", *전력전자기술대회논문집*, pp. 88-90, 2006. 11.

저 자 소 개



장준호(張俊浩)

1982년 1월 17일생. 2006년 단국대 전자공학과 졸업. 2006년~현재 동 대학원 전자공학과 석사과정.



강신호(姜信鎭)

1982년 1월 8일생. 2006년 단국대 전자공학과 졸업. 2006년~현재 동 대학원 전자공학과 석사과정.



이경인(李京寅)

1981년 6월 28일생. 2006년 단국대 전자공학과 졸업. 2006년~현재 동 대학원 전자공학과 석사과정.



이준영(李竣榮)

1970년 10월 3일생. 1993년 고려대 전기공학과 졸업. 1996년 한국과학기술원 전기 및 전자공학과 졸업(석사). 2001년 동 대학원 박사과정 졸업(공학박). 2001년 3월~2005년 2월 삼성 SDI PDP 사업부. 2005년 3월~현재 단국대 전자공학과 조교수.