A Study on the Verification Platform Architecture for MPSoC

MPSoC 검증 플랫폼 구조에 관한 연구

  • 송태훈 (경희대학교 전자공학과) ;
  • 송문빈 (경희대학교 전자공학과) ;
  • 오재곤 (한국산업기술대학교 전자공학과) ;
  • 정연모 (경희대학교 전자공학과)
  • Published : 2007.08.25

Abstract

In general, the high cost, long time, and complex steps are required in the design and implementation of MPSoC(Multi-Processor System on a Chip), therefore a platform is used to test the functionality and performance of IPs(Intellectual Properties). In this paper, we study a platform architecture to verify IPs based on Interconnect Network among processors, and show that the MPSoC platform gives better performance than a single processor for an application program.

일반적으로 MPSoC(Multi-Processor System on a Chip)의 설계 및 구현을 위한 비용이 높고 시간이 오래 걸리며 복잡하기 때문에 이를 위한 IP(Intellectual Property)의 기능 및 성능을 검증하기 위해서는 플랫폼을 이용하여 테스트한다. 본 논문에서는 멀티 프로세서에서 CPU(Central Processing Unit) 간의 Interconnect Network 구조를 기반으로 하는 IP를 검증하기 위한 플랫폼 구조를 연구하고, 이를 바탕으로 응용 프로그램을 수행하였을 경우에 단일 프로세서를 사용했을 때보다 얼마나 많이 성능이 향상될 수 있는지를 보이고자 한다.

Keywords

References

  1. Ahmed Amine Jerraya and Wayne Wolf, 'Multiprocessor Systems On Chip,' Morgan Kaufmann Publishers, pp. 4-5, 2002
  2. Paul N.Leroux and Robert Craig, 'Easing the Transition to Multi-Core Processors,' Information Quarterly, vol.5, no 4, pp. 34-35, Dec. 2006
  3. ARM, www.arm.com
  4. ARM, 'ARM926EJ Technical Reference Manual,' pp. 2-3, 2001
  5. Kuskin, J., et al. 'The stanford FLASH Multiprocessor,' Proc. of the 21st International Symposium on Computer Architecture, 1994
  6. Culler, D.E., J.P. 'Parallel Computer Architecture,' Morgan Kaufmann Publishers, 1999