대한전자공학회논문지TC (Journal of the Institute of Electronics Engineers of Korea TC)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

디지털 멀티미디어 방송을 위한 저전력 H.264 복호기 설계

Low-Power H.264 Decoder Design for Digital Multimedia Broadcasting

  • 이성수 (숭실대학교 정보통신전자공학부) ;
  • 이원철 (숭실대학교 정보통신전자공학부)
  • 발행 : 2007.01.25
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

디지털 멀티미디어 방송 (DMB)에 사용되는 영상 압축 기법인 H.264는 기존 기법에 비해 매우 높은 압축률을 보이지만 요구되는 하드웨어 크기 및 전력 소모도 기존 기법의 $3{\sim}5$배에 달한다. 따라서 상업적인 디지털 멀티미디어 방송 단말기를 위해서는 하드웨어 크기 및 전력 소모를 크게 줄인 H.264 복호기 SoC가 필수적이다. 본 논문에서는 H.264 복호기 SoC를 구성하는 주요 블록의 저전력 설계 및 구현에 대해 논한다.

H.264 video compression in digital multimedia broadcasting (DMB) shows significantly high compression ratio over conventional algorithms, while its required hardware cost and power consumption are also $3{\sim}5$ times larger. Consequently, low-hardware-cost and low-power H.264 decoder SoC is essential for commercial digital multimedia broadcasting terminals. This paper describes low-power design and implementation of core blocks in H.264 decoder SoC.

키워드

참고문헌

  1. Joint Video Team, Draft ITU-T Recommen- dation and Final Draft International Standard of Joint Video Specification, ITU-T Rec. H.264 and ISO/IEC 14496-10 AVC, May 2003
  2. A. Chandrakasan and R. Brodersen, Low Power Digital CMOS Design, Kluwer Academic Publishers, 1995
  3. Iain E.G. Richardson 'H.264 and MPEG-4 Video Compression, Video Coding for Next-Generation Multimedia', WILEY, 2003
  4. Yu-Wen Huang, Bing-Yu Hsieh, Tung-Chien Chen, and Liang-Gee Chen, 'Analysis, Fast Algorithm, and VLSI Architecture Design for H.264/AVC Intra Frame Coder', IEEE Trans. Circuit and System for Video Technology, vol. 13, no. 3, Mar., 2005 https://doi.org/10.1109/TCSVT.2004.842620