Journal of KIISE:Computer Systems and Theory (한국정보과학회논문지:시스템및이론)

Korean Institute of Information Scientists and Engineers (한국정보과학회)
권호 표지

Performance Analysis of Slave-Side Arbitration Schemes for the Multi-Layer AHB BusMatrix

ML-AHB 버스 매트릭스를 위한 슬레이브 중심 중재 방식의 성능 분석

  • 황수연 (충남대학교 컴퓨터공학과) ;
  • 박형준 (한국전자통신연구원 이동통신연구단 초고속단말모뎀연구팀) ;
  • 장경선 (충남대학교 컴퓨터공학과)
  • Published : 2007.06.15
Download PDF
⟨ Previous Next ⟩

Abstract

In On-Chip bus, the arbitration scheme is one of the critical factors that decide the overall system performance. The arbitration scheme used in traditional shared bus is the master-side arbitration based on the request and grant signals between multiple masters and single arbiter. In the case of the master-side arbitration, only one master and one slave can transfer the data at a time. Therefore the throughput of total bus system and the utilization of resources are decreased in the master-side arbitration. However in the slave-side arbitration, there is an arbiter at each slave port and the master just starts a transaction and waits for the slave response to proceed to the next transfer. Thus, the unit of arbitration can be a transaction or a transfer. Besides the throughput of total bus system and the utilization of resources are increased since the multiple masters can simultaneously perform transfers with independent slaves. In this paper, we implement and analyze the arbitration schemes for the Multi-Layer AHB BusMatrix based on the slave-side arbitration. We implement the slave-side arbitration schemes based on fixed priority, round robin and dynamic priority and accomplish the performance simulation to compare and analyze the performance of each arbitration scheme according to the characteristics of the master and slave. With the performance simulation, we observed that when there are few masters on critical path in a bus system, the arbitration scheme based on dynamic priority shows the maximum performance and in other cases, the arbitration scheme based on round robin shows the highest performance. In addition, the arbitration scheme with transaction based multiplexing shows higher performance than the same arbitration scheme with single transfer based switching in an application with frequent accesses to the long latency devices or memories such as SDRAM. The improvements of the arbitration scheme with transaction based multiplexing are 26%, 42% and 51%, respectively when the latency times of SDRAM are 1, 2 and 3 clock cycles.

온 칩 버스에서 중재 방식은 전체 시스템의 성능을 결정하는 중요한 요소 중 하나이다. 전통적인 공유 버스는 다수의 마스터와 단일 중재기 사이의 버스 사용 요청 및 권한 신호에 기반한 마스터 중심의 중재 방식을 사용한다. 마스터 중심의 중재 방식을 사용할 경우 한 순간에 오직 하나의 마스터와 슬레이브만이 데이타 전송을 수행할 수 있다. 따라서 전체 버스 시스템의 효율성 및 자원의 이용률이 감소되는 단점이 있다. 반면, 슬레이브 중심의 중재 방식은 중재기가 각 슬레이브 포트 별로 분산되며, 마스터는 중재 동작 없이 바로 트랜잭션을 시작하고, 다음 전송을 진행시키기 위해 슬레이브의 응답을 기다리는 방식을 취한다. 따라서 중재 동작의 단위가 트랜잭션 또는 단일 전송이 될 수 있다. 또한 다수의 마스터와 다수의 서로 다른 슬레이브 사이에 병렬적인 데이타 전송이 가능하기 때문에 버스 시스템의 효율성 및 자원의 이용률이 증가된다. 본 논문은 슬레이브 중심의 중재 방식을 사용하는 온 칩 버스인 ML-AHB 버스 매트릭스에 다양한 중재 방식을 적용시켜 전체 버스 시스템의 성능을 비교 분석해 보고, 어플리케이션의 특징에 따라 어떤 중재 방식을 사용하는 것이 더 유리한지에 대해 언급한다. 본 논문에서 구현한 중재 방식은 고정된 우선순위 방식, 라운드 로빈 방식 및 동적인 우선순위 방식으로 나뉘며, 마스터와 슬레이브의 특성 별로 각각 실험을 수행하였다. 성능 시뮬레이션 결과, 버스 시스템에서 임계 경로에 있는 마스터의 개수가 적을 경우 동적인 우선순위 방식이 가장 높은 성능을 보였으며, 임계 경로에 있는 마스터의 개수가 많거나, 또는 모든 마스터들의 작업 길이가 동일할 경우 라운드 로빈 방식이 가장 높은 성능을 보였다. 또한 SDRAM과 같이 접근을 위한 지연이 긴 메모리 또는 장치들을 슬레이브로 사용하는 어플리케이션에서는 단일 전송 단위의 중재 방식보다 트랜잭션 단위의 중재 방식이 더 높은 성능을 보였다. 실제 SDRAM의 지연 시간이 1, 2 및 3 클럭 사이클인 경우 각각 26%, 42% 및 51%의 성능 향상을 보였다.

Keywords

References

  1. W.O. Cesario, D. Lyonnard, G. Nicolescu, Y. Paviot, Sungjoo Yoo, A.A. Jerraya, L. Gauthier, M. Diaz-Nava, 'Multiprocessor SoC platforms: a component-based design approach,' Design & Test of Computers, IEEE, Vol. 19, No. 6, pp. 52-63, Dec. 2002 https://doi.org/10.1109/MDT.2002.1047744
  2. Li Li, inglun Gao, uoren Cheng, uoli Zhang, huzhuan He, 'A new platform-based orthogonal SoC design methodology,' ASIC, 2003. Proceedings. on 5th International Conference, Vol.1, No.3, pp. 428-432, Oct.2003 https://doi.org/10.1109/ICASIC.2003.1277578
  3. Kyeong Keol Ryu, Eung Shin, V.J. Mooney, 'A comparison of five different multiprocessor SoC bus architectures,' in Proc. of Euromicro Symposium on Warsaw Poland, Digital Systems, Design, pp. 202-209, Sept. 2001 https://doi.org/10.1109/DSD.2001.952283
  4. K. Lahiri, A. Raghunathan, G, Lakshminaray- ana, 'LOTTERYBUS : A new high-performance communica tion architecture for system-on-chip designs,' in Proc. Design Automation Conf. pp 15-20, 2001
  5. 'AMBA Specification,' http://www.arm.com/products/solutions/AMBA_Spec.html
  6. 'Wishbone,' http://www.opencores.org/
  7. 'The CoreConnect Bus Architecture,' http://www-3.ibm.com /chips/products/coreconnect/
  8. 'Avalon Switch Fabric,' Quartus II 5.0 Handbook, Volume 4, Chapter 3, http://www.altera.com/literature/hb/qts/qts_qii54003.pdf
  9. 'Avalon Interface Specification,' http://www.altera.com /literature/manual/mnl_avalon_spec.pdf
  10. 'AMBA AHB BusMatrix Specification,' Document Number ARM DUI 0092C
  11. Flynn, D, 'AMBA: enabling reusable on-chip designs,' Micro, IEEE, Volume 17, Issue 4, July-Aug. 1997 Page(s):20-27 https://doi.org/10.1109/40.612211
  12. Jin Ho Han et al., 'Application Specific Processor Design for H.264 Decoder with a Configurable Embedded Processor,' ETRI Journal, vol.27, no.5, Oct. 2005, pp.491-496 https://doi.org/10.4218/etrij.05.0905.0001
  13. K. A. Kettler, J.P Lehoczky, and J.K. Ttrosnider, 'Modeling Bus Scheduling Policies for Real-time systems,' 16th IEEE Real-Time Systems Symposium, pp.242-253, 1995 https://doi.org/10.1109/REAL.1995.495214
  14. Rojas-Cessa, R. 'High-performance round-robin arbitration schemes for input-crosspoint buffered switches,' High Performance Switching and Routing, 2004. pp.167-171 https://doi.org/10.1109/HPSR.2004.1303456