초록
저 비용으로 개발되는 초소형 위성의 경우 개발비용을 줄이기 위해서 상용제품(COTS; Commercial-Off-The Shelf)을 많이 사용하는 추세이며, 따라서 실제 위성을 운용하고 데이터를 수집 처리하는 명령 및 데이터 처리계(C&DH; Command and Data Handling)도 상용 컨트롤러를 중심으로 설계 및 개발되고 있다. 하지만 상용 컨트롤러는 그 기능이 제작사의 규격에 따라 한정되어 있기 때문에 다양한 인터페이스를 갖는 위성 개발에 적용할 경우 별도의 인터페이스 회로 구성이 필수적이다. 따라서 상용 컨트롤러가 지원하지 못하는 다수의 디지털 인터페이스를 쉽게 확장하고 SEU 보상을 위해서 FPGA(Field Programmable Gate Array)를 이용한 다중 디지털 데이터 처리 시스템(MDDCS; Multi Digital Data Control System)을 개발하였다. 개발 언어로 VHDL(Very High Speed Integrated Circuits Hardware Description Language)을 사용하였으며 Actel의 A3P1000에 구현하였다.
The current trend of low cost ultra-small satellites is to utilize Commercial Off the Shelf (COTS) parts to save cost, and accordingly, Command and Data Handling (C&DH) that operates the satellite and collects/processes the data is also designed and developed around commercial controllers. However, functionalities of commercial controllers are limited according to the specs outlined by the manufacturer. In order for the commercial controllers to be used for satellites where variety of interfaces is required, a separate interface circuit is required. Therefore, a Multi Digital Data Control System (MDDCS) using Field Programmable Gate Array (FPGA) has been developed in order to expand multiple digital interfaces that are not supported by the commercial controller, and also to compensate for SEU. This has been implemented on Actel A3P1000 using Very High Speed Integrated Circuits Hardware Description Language (VHDL).
