

다출력 컨버터의 대기전력 저감에 관한 연구

鄭智勳[†], 崔鍾文^{*}, 權重基^{**}

A Study on the Reduction of Standby Power Consumption for Multiple Output Converters

Jee-Hoon Jung, Jong-Moon Choi and Joong-Gi Kwon

요약

에너지 절약과 환경 문제가 이슈화되면서 대표적인 전원공급장치인 SMPS의 대기모드 효율이 중요시되고 있다. 특히 많은 SMPS들이 다출력 구조로 설계됨에 따라 대기모드에서 전력손실을 줄이기가 쉽지 않다. 본 논문에서는 SSPR(Secondary Side Post Regulator)을 개발하여 단일 컨버터에서 Cross Regulation과 대기전력을 함께 해결하였다. 그리고, 다중 컨버터의 대기전력 감소를 위하여 전류모드 제어와 Power Sequence 제어기술을 제안한다. 제안된 기술은 이론적 해석과 더불어 120[W], 270[W]급 SMPS에 적용하여 그 타당성 및 우수성을 검증하였다.

ABSTRACT

Recently, the reduction of standby power consumption is significantly issued in electronic and electrical industry for the conservation of environment. In the case of a switched mode power supply (SMPS), it is demanded high efficiency at extremely low output power conditions by consumers. However, it is very different from high efficiency techniques at full load conditions. In addition, many SMPSs are designed as a multi-output circuit for various loads because of cost down. This circuit is difficult to implement both high efficiency and good cross regulation performance, simultaneously. In this paper, secondary side post regulator (SSPR), current mode control method, and power sequence control technique are proposed to reduce standby power consumption and to improve cross regulation performance of the multi-output SMPSs which consist of single or multiple converter. The proposed methods are analyzed by their operational principles and optimal designs verified by experimental results with 110[W] and 270[W] SMPSs.

Key Words : Multiple output converter, DC/DC converter, SMPS, Standby power consumption, Post regulator, Current mode control, Power sequence control

1. 서 론

오늘날 TV, Monitor, VCR, Printer 등의 많은 전자

기기들의 동작속도가 높아지고 다기능화 되며 성능이 향상되어 정상동작모드(Normal Operation Mode)에서 기존의 전자기기에 비해 전력을 많이 사용하고 있다. 반면, 전자산업 부문의 친환경 대응이 이슈화 되면서 유해물질에 대한 사용금지 규정과 더불어 대기전력 소비감소를 위한 사회적 요구가 지속적으로 제기되고 있다. 지금까지 대표적인 전원공급장치인 Switched Mode Power Supply(SMPS)에서의 기술개발은 주로 정격부하에서 고효율을 내기 위한 토플로지의 고성능

[†]교신저자 : 정희원, 삼성전자(주) 프린팅사업부 책임연구원
E-mail : jeehoon.jung@samsung.com

*정희원, 삼성전자(주) 프린팅사업부 책임연구원

**정희원, 삼성전자(주) 프린팅사업부 수석연구원

접수일자 : 2007. 8. 16 1차 심사 : 2007. 8. 31
심사완료 : 2007. 9. 19

화 및 소프트 스위칭 등의 동작효율 제고와 같은 성능 향상을 목적으로 진행되어 왔다. 그러나 대기전력 소비감소를 이루기 위해서는 정격부하에서의 컨버터 고 효율화 기술과는 다른 방향에서의 기술적 접근이 필요하다.

일반적으로 대기모드(Standby Mode)와 같은 저전력 동작 상황에서 효과적인 토폴로지가 바로 플라이백 컨버터이다. 플라이백 컨버터는 구조가 단순하고 저전력에서 소형화가 용이하며 낮은 제작단가로 인하여 상업적인 용도로 많이 사용되고 있다. 고효율 달성을 위해 많이 도입되는 다중 스위치를 사용하는 공진 혹은 준 공진형 컨버터의 경우 저전력 조건에서도 1차측 순환 전류의 동손이 지속적으로 발생하여 원하는 대기전력 소모절감을 달성하기 힘들다. 이러한 이유로 저전력 동작 시 플라이백 컨버터에서 효율을 극대화하기 위한 버스트모드(Burst Mode)나 스kip사이클(Skip-Cycle)과 같은 스위치 제어방식이 많이 연구되었다^{[1]-[5]}. 하지만 출력 전력에 따라 시비율(Duty Cycle) 제어의 비선형성이 발생하기 때문에 단일 컨버터의 다출력 구조에 있어 크로스 레귤레이션 문제(Cross Regulation Problem)가 발생하기 쉽다. 이를 해결하기 위해 여러 방식의 포스트 레귤레이터(Post Regulator) 기술들이 개발되었다^{[6]-[9]}. 그러나 기존의 기술들은 구현 혹은 제어의 복잡성으로 인하여 실용화에 제약이 많다.

본 논문에서는 컨버터의 저전력 동작조건 시 효율 제고를 통한 대기전력 소비감소를 위하여 단일 컨버터로 구성된 다출력 구조에서 사용 가능한 Secondary Side Post Regulator(SSPR)^[10]와 다중 컨버터로 구성된 다출력 구조에서 유용한 전류모드 제어기술, Power Sequence 제어기술을 제안한다. 제안된 기술의 이론적 동작원리를 기술하고, 해석을 통한 성능향상 가능성을 확인하였다. 그리고 제안한 기술이 구현된 다출력 구조의 110W와 270W급 SMPS를 제작하여 대기모드 소비전력 개선을 검토하였고, 단일 컨버터에서 SSPR의 크로스 레귤레이션 성능 향상을 확인하였다.

2. 제안된 대기전력 절감기술

2.1 단일 컨버터를 위한 대기전력 절감기술

다출력 컨버터의 크로스 레귤레이션 문제는 펄스 폭 변환(PWM) 제어기의 궤환회로와 연결되어 시비율 가변을 통해 제어되는 제어출력의 부하와 PWM 제어기와는 무관한 비제어출력의 부하 간 차이가 클 경우, 부하에 따른 동작모드의 상이함에 의해 발생한다. 특

히 제어출력의 부하가 크고 비제어출력의 부하가 작을 때, 비제어출력 전압이 매우 커지는 문제가 있다. 이러한 크로스 레귤레이션 문제를 해결하기 위하여 자기 증폭기(Magnetic-amplifier)와 다출력 측정(Multiple Output Sensing)과 같은 기술들이 개발되었다. 그러나, 자기 증폭기의 경우 포화 가능한 코어가 사용된 추가적인 인덕티브 소자가 필요하며, 다출력 측정 기술은 비제어출력 뿐 아니라 제어출력 전압의 정전압 제어 성능이 떨어지는 단점이 있다.

SSPR은 1차측 PWM 제어기의 시비율 제어를 통한 출력제어와는 독립적으로 2차측에 연결되어 시비율로 제어되지 않는 비제어출력 전압을 제어하는 회로를 의미한다. 이러한 출력전압 제어는 출력단에 직렬로 연결된 스위치를 제어함으로써 수행된다. SSPR은 앞에서 언급한 자기 증폭기나 다출력 측정 기술의 단점을 가지지 않는다. 하지만 기존의 SSPR은 1차측의 PWM 제어기와 동기화된 펄스 신호의 폭을 이용하여 2차측의 포스트 레귤레이션을 수행한다. 이러한 방식의 경우 1차측 PWM 펄스와 동기화 하고 펄스 폭을 제어해야 하므로, SSPR MOSFET의 제어회로가 복잡하고 제어기의 단가가 상승하는 단점이 있다.^[11]

상기의 이유로 다출력 구조를 갖는 단일 컨버터의 대기전력 절감과 크로스 레귤레이션 성능 향상을 위해 신개념의 고성능 SSPR을 제안한다. 저전력 조건의 효율개선에 유리한 플라이백 컨버터의 다출력 시 크로스 레귤레이션 문제를 해결하기 위하여 제안하는 SSPR은 출력전압의 오차에 따라 SSPR MOSFET의 게이트 전압을 선형적으로 변환한다. 이를 통하여 제안하는 SSPR은 MOSFET을 마치 가변 저항처럼 사용하여 기존의 방식보다 간단한 방법으로 직렬 스위치를 제어하는 선형제어기로 구성되어 단가가 저렴하다. 상기와 같이 기존의 SSPR보다 간단하면서 고성능의 제어방식을 사용하여 출력전압의 레귤레이션 기능을 향상시키고, 대기모드 시 사용하지 않는 출력전압의 절체기능을 도입하여 대기전력을 절감하는 방법을 제안한다.

2.1.1 SSPR 회로와 동작원리

상기에서 언급한 바와 같이 제안하는 SSPR은 직렬 스위치로 사용하는 MOSFET의 게이트 전압을 선형적으로 제어하여 MOSFET으로 하여금 가변저항과 같은 역할을 하도록 한다. 게다가, 대기모드에서 스위치를 끄는 기능을 넣음으로써, 출력단에서 발생하는 불필요한 대기모드 소비전력 억제한다. 그림 1은 제안하는 SSPR이 적용된 의사공진형(Quasi-resonant) 플라이백




그림 1 제안된 SSPR이 실장된 다출력 구조의 의사공진형
플라이백 컨버터

Fig. 1 A multiple output QR-flyback converter
containing the proposed SSPR

컨버터의 회로도이다. 출력단의 출력 다이오드 D_2 와 출력 커패시터 C_{o2} 사이에 위치한 직렬 스위치 S_a 가 SSPR 기능을 담당하며, 오차증폭기를 이용하여 S_a 를 제어한다. 오차증폭기는 Op-Amp와 비례적분(Propotional Integration; PI) 루프로 구성되어 제어하고자 하는 출력전압과 원하는 기준전압의 차이를 증폭하여 스위치 S_a 의 게이트 전압을 생성한다. 스위치 S_a 는 BJT나 MOSFET 모두를 사용할 수 있지만, 본 논문에서는 제어회로 구성의 편의를 위하여 Enhancement nMOS를 사용하고, MOSFET의 바디(Body) 다이오드 방향을 고려하여 출력 다이오드의 캐소드단과 S_a 의 드레인단이 연결되도록 구성한다.

제안하는 SSPR의 동작원리는 다음과 같다. SSPR의 제어대상인 출력전압과 설계자로부터 설정된 기준전압(Reference Voltage) 간의 차이를 오차증폭기로 증폭하여 SSPR 스위치 S_a 의 게이트 입력전압을 생성한다. 그림 2와 같이 게이트 입력전압의 크기에 따라 드레인-소스 양단간의 임피던스가 변화하게 되고 이를 이용하여 출력전압을 제어한다. 그림 2로부터 동작점 Q 에서의 드레인-소스 양단전압을 v_{SQ} , 전류를 i_{SQ} 라 할 때, 임피던스는 다음과 같다.

$$R_Q = \frac{v_{SQ}}{i_{SQ}}. \quad (1)$$

따라서 제안된 SSPR은 직렬 스위치의 임피던스를 이용하여 강압(Step-down, Buck) 컨버터와 유사한 기능을 수행하며, 출력전압은 다음과 같이 제어된다.

$$V_o = V_{N_2} - V_F - R_Q i_{SQ}. \quad (2)$$




그림 2 SSPR MOSFET의 게이트 전압과 동작점 그래프

Fig. 2 Gate voltage and operation point graph of SSPR MOSFET

여기서 V_o 는 출력전압, V_{N2} 는 트랜스포머의 2차측 권선전압, V_F 는 출력 다이오드의 순방향 감소 전압이다.

2.1.2 SSPR 회로의 설계와 Gain 특성

그림 3은 SSPR의 오차증폭을 이용한 Feedback 제어회로와 MOSFET 구동회로를 보여준다. SSPR 제어회로는 기준전압 생성회로와 오차증폭기로 구성되어 있다. 기준전압 생성회로는 2.5[V] 분로(Shunt) 레귤레이터를 이용하여 설계되었으며, 제어하고자 하는 출력의 기준전압을 생성한다. 출력의 기준전압 회로는 다음과 같이 설계한다. SSPR의 정상상태 동작상황에서 Op-Amp의 입력단이 가상단락 상태가 된다. 이 때, SSPR에 의해 제어되는 출력전압 V_o 를 다음과 같이 얻을 수 있다.

$$V_o = \frac{2.5R_1}{R_2}. \quad (3)$$

여기서 R_1 과 R_2 는 그림 3의 기준전압 설정저항이다. 식 (3)에 근거하여 원하는 출력전압에 대하여 R_1 과 R_2 를 설정하는 것으로 제어기준전압 회로의 설계가 가능하다. 또한, 대기전력을 위한 출력 절체기능은 기준전압과 Op-Amp 출력전압을 0[V]로 만들어 스위치 S_a 를 끄는 회로를 통하여 구현이 가능하다.

그림 3에서 출력전압과 연결되는 Op-Amp 입력단의 직렬 등가저항을 R_0 라고 하면, 정상상태의 가상단락 효과를 이용하여 주파수 영역에서 제어기의 전달함수를 구할 수 있다. 이 때, 입력은 출력전압 V_o 가 되고, 출력이 스위치 S_a 의 게이트 전압 V_g 가 된다. 또한, 각 입출력 전압의 오차를 $V_{o,err}$ 과 $V_{g,err}$ 로 정의하면, 전달

함수는 다음과 같이 구할 수 있다.

$$V_{o,err} = V_o - V_{ref}, \quad (4)$$

$$V_{g,err} = V_g - V_{ref}, \quad (5)$$

$$T_{err}(s) = \frac{V_{g,err}}{V_{o,err}} = -\frac{R_4}{R_0} - \frac{1}{sCR_0}. \quad (6)$$

따라서, 식 (4)~(6)으로부터 SSPR MOSFET의 게이트 전압을 하기와 같이 얻을 수 있다.

$$V_g = T_{err}V_o + (1 - T_{err})V_{ref}. \quad (7)$$

그림 3에서 $V_{g,Sa}$ 는 스위치 S_a 의 게이트 전압으로 트랜스포머의 보조권선을 이용하여 출력전압보다 12[V] 정도 높은 전압이 출력되어 SSPR MOSFET을 구동할 수 있도록 설계하였다.

그림 4는 식 (6)에서 유도한 SSPR 스위치 제어회로의 주파수에 대한 이득과 위상의 Bode Plot이다. 그림 4에서 확인할 수 있듯이 높은 Gain Margin과 Phase Margin을 통하여 왜란에 의한 영향이 최소화 하였다. 비록 단일 극점 시스템으로 설계하여 보다 높은 차수의 시스템에 비하여 동특성이 낮은 단점이 있지만, 실제 구현에서 과도상태의 안정성 향상 및 순간적인 오동작으로 인한 가청(Audible) 노이즈의 발생이 억제되도록 설계하였다.

2.2 다중 컨버터를 위한 대기전력 절감기술

다출력 구조를 갖는 다중 컨버터의 대기전력 절감기술로 전류모드 제어기술과 Power Sequence 제어기술을 제안한다. 첫째, 전류모드 제어기술은 대기모드용 보조 컨버터의 출력전압 케이블 신호를 이용하여 저부하 조건 시 컨버터의 전류제한 기준을 낮추어 스위칭 횟수를 감소시킨다. 둘째, Power Sequence 제어기술은 대기모드 시 꺼지는 주 컨버터를 포함하여 보조회로의 모든 전력을 보조 컨버터에서 공급하고, 대기모드 시 공급전력을 완전히 차단한다. 본 논문에서는 상기의 두 기술을 사용하여 대기모드 소비전력을 절감하는 방법을 제안한다.

2.2.1 대기모드 보조 컨버터의 전류모드 제어기술

일반적으로 SMPS용 제어기들은 1차측 전류의 최대치를 관측하여 과전류 출력에 대한 보호동작을 수행한다. 비정상적으로 높은 전류가 검출되면, PWM 제어기는 1차측 최대 전류가 정상적인 수준으로 떨어질 때




그림 3 SSPR MOSFET의 제어 및 구동 회로

Fig. 3 Control and drive circuits of SSPR MOSFET




그림 4 SSPR MOSFET 제어회로의 주파수 이득과 위상에 대한 Bode Plot

Fig. 4 Gain and phase Bode plot of SSPR control circuit in frequency domain

까지 주 스위치의 게이트 펄스를 내지 않는다. 이를 이용하여 대기모드와 같은 저전력 조건에서 과전류 제한 기준을 낮추어 컨버터의 스위칭 횟수를 제한하면 스위칭 손실을 감소시켜 효율을 높일 수 있다. 만일 컨버터가 저전력 출력 상태가 되어 출력전압이 일반적인 수준 이상으로 상승하면 제안하는 전류모드 제어회로에서 이를 감지하고 PWM 제어기의 과전류 제한 기준을 낮춘다. 이렇게 되면 낮아진 과전류 제한 기준으로 인하여 PWM 제어기의 주 스위치에 대한 제어가 제한받게 되고, 이로 인하여 게이트 펄스의 수가 줄어든다. 대기모드와 같은 극소 출력부하 조건에서 스위칭 손실이 컨버터의 주요한 소모전력이 되므로, 스위칭 횟수를 제한하는 것이 대기모드 소비전력을 줄이는 데 매우 효과적이다.

그림 5는 상기의 기능을 수행하는 전류모드 제어기의 구현회로이다. PWM 제어기의 1차측 과전류 제한

기준을 설정하는 CS단에 그림 5와 같이 출력 전력을 관측할 수 있는 회로를 연결하여 전류모드 제어를 달성한다. 제안하는 전류모드 제어기는 출력전압 케이스 신호를 전달하는 포토 커플러가 저전력 조건에서 더욱 크게 도통됨을 이용한다. 동작원리는 다음과 같다. 컨버터의 극소 출력부하 조건에서 출력전압이 약간 상승하게 되고, 이 상승된 출력전압은 케이스 포토 커플러를 조금 더 도통시키게 된다. 그러면 1차측 포토 커플러 광 수광부의 BJT가 더 켜지게 되고, 이로 인하여 저항 R_b 에 걸리는 전압이 증가한다. 이렇게 증가된 전압은 스위치 T_r 의 베이스 전류를 증가시켜 T_r 이 더 켜지게 되고, 이는 PWM 제어기의 CS단 전압 상승으로 이어져 과전류 제한 기준이 낮아지게 된다.

제안하는 전류모드 제어기술은 널리 사용되는 버스트모드 혹은 스냅싸이클 등의 기술과 같은 원리로 대기전력 손실감소를 달성한다. 그러나 상기의 기술들은 제어기에서 지원하지 않으면 사용할 수 없다. 따라서 대기모드 저전력 기술이 지원되지 않는 제어기들에서 제안하는 전류모드 제어기술의 효용성이 높다.

2.2.2 Power Sequence 제어기술

현재 사용되는 많은 PWM 제어기들이 자체적으로 고전압 DC-link로부터 기동 시 필요한 동작전원을 생성하는 Direct Self-Supply(DSS) 기능을 가지고 있다. 이 기능은 컨버터의 기동에너지를 생성하는데 외부의 도움이 필요하지 않으므로 부가적인 회로가 사용되지 않는 장점이 있다. 하지만 DSS 기능은 고전압 DC-link 단에 연결되어 1차측의 에너지를 지속적으로 소모하므로 대기모드와 같은 저전력 조건에서 효율을 높이는데 악영향을 미친다. DSS에 의한 전력소모는 다음과 같이 계산할 수 있다.

$$P_{DSS} = \frac{V_{DC-link}^2}{R_{DSS}} \quad (8)$$

여기서, $V_{DC-link}$ 는 DC-link 단의 전압이고, R_{DSS} 는 DC-link 단과 PWM 제어기의 DSS 단 간의 등가 저항이다. $V_{DC-link}$ 는 일반적으로 수백 볼트의 고전압이므로 대기모드에서 P_{DSS} 의 손실을 무시할 수 없다.

또한, 초기 기동 시 돌입전류를 방지하기 위한 보호회로들이 돌입전류 규제로 인하여 산업계에 많이 채용되어 있다. 대표적인 돌입전류 방지회로들로 릴레이이나 트라이악이 DC-link 단에 직렬로 연결되어 있다. 이 회로들은 DC-link 단의 대용량 커뮤니케이션에 의해 기동




그림 5 보조 컨버터의 전류모드 제어기 구현 회로
Fig. 5 A current mode control circuit of sub converter




그림 6 Power sequence 제어 기술의 블록 다이어그램
Fig. 6 A block diagram of power sequence control technique

시 돌입되는 과전류로부터 브리지(Bridge) 다이오드와 DC-link 캐패시터를 보호한다. 그러나, 릴레이이나 트라이악을 구동하는데 동작전력이 소모되기 때문에 이러한 부가회로들이 모두 대기모드에서 동작하게 되면 소비전력을 절감하는데 불리하다. 릴레이를 이용한 돌입전류 방지회로의 소모전력은 다음과 같이 계산할 수 있다.

$$P_{RLY} = \frac{V_{cc}^2}{R_{RLY}} \quad (9)$$

여기서, V_{cc} 는 릴레이 구동전압이고, R_{RLY} 는 릴레이의 등가 저항이다.

DSS 기능과 돌입전류 방지회로에서 소모되는 전력을 줄이기 위하여 Power Sequence 기술을 제안한다. 이 기술은 주 컨버터와 상기의 기능 및 회로를 포함한 보조회로의 모든 동작전원을 보조 컨버터에서 공급하

도록 설계하는 것이다. SMPS가 대기모드로 진입하면 보조 컨버터는 주 컨버터와 보조회로의 동작전원을 차단함으로써 전력손실을 극소화 한다. 이 때, SMPS의 적절한 동작을 위하여 제안하는 기술은 턴온과 턴오프 Sequence를 제공한다. 턴오프 시에는 먼저 주 컨버터가 꺼지고, 다음에 돌입전류 방지회로가 꺼지며, 마지막으로 보조 컨버터가 대기모드 동작으로 진입한다. 반면, 턴온 시에는 먼저 보조 컨버터가 대기모드에서 빠져나오고, 다음에 주 컨버터가 살아나며, 마지막으로 돌입전류 방지회로가 켜진다. 상기의 순서가 지켜져야 돌입전류가 제한되며, 주 컨버터와 보조 컨버터의 동작이 원활하게 이루어진다. 그림 6은 Power Sequence 기술의 블록 다이어그램으로 주 제어기와 보조회로의 동작전원 공급과 제어 Sequence를 보여준다.

3. 실험 결과


그림 7은 당사의 선행과제를 통해 제안한 기술이 구현된 다출력 구조의 110[W]와 270[W]급 SMPS의 실물사진이다. 110[W]급 컨버터는 두 개의 출력을 가진 단일 컨버터 구조로 궤환에 의해 제어되지 않는 비제어 출력은 제안된 SSPR에 의해 제어된다. 그리고 토풀로지로 의사공진 플라이백을 사용하여 대부분의 부하영역에서 최소전압 스위칭을 통해 고효율화를 실현하고 있다. 또한, 극소부하 영역에서는 스kip사이클 동작을 통해 대기모드 소비전력을 극소화 하도록 설계되었다. 270[W]급 컨버터는 두 개의 출력을 가진 다중 컨버터로 구성되어 있으며, 주 컨버터는 비대칭(Asymmetrical PWM) 하프브릿지 플라이백이고 보조 컨버터는 일반 플라이백을 토풀로지로 사용하였다. 보조 컨버터는 정격출력 30[W]급으로 설계되었으며, 대기모드 시 제안한 전류모드 제어를 통해 전력소모를 절감한다. 주 컨버터는 스위치 공진형 타입으로 대부분의 부하영역에서 소프트 스위칭을 통해 고효율을 달성하지만, 극소부하에서는 1차측 순환전류로 인하여 효율이 좋지 않다. 따라서 대기모드에서는 주 컨버터와 더불어 보조회로들도 꺼지며, 보조 컨버터는 전류모드 제어를 통해 스위칭 횟수가 제한된 상태로 동작하여 대기전력 소모를 감소한다.

그림 8과 9는 각각 110[W]와 270[W]급 SMPS의 대기모드 시와 최대부하 시의 동작파형이다. 270[W] SMPS의 보조 컨버터에 사용된 전류모드 제어기에 의해 제어되는 동작파형이 110[W] SMPS의 스kip사이클 동작과 유사하다. 이유는 스kip사이클과 전류모드 제어


에 의한 동작 모두 전력소모를 절감하는 기본 원리는 스위칭 횟수를 제한하는 것이기 때문이다. 전부하 조건에서 110[W] 컨버터는 최소전압 스위칭 동작을 하고, 270[W] SMPS의 보조 컨버터는 연속 도통 모드(Continuous Conduction Mode; CCM)에서 동작함을 확인할 수 있다.

표 1은 110[W]와 270[W]급 SMPS에서 제안된 SSPR과 전류모드 및 Power Sequence 제어기술이 적용되기 전과 적용 후의 대기모드 소비전력이다. 여기서 무부하와 대기모드 시 출력전력은 각각 0[W]와 0.3[W]를 기준으로 한다. 무부하 시와 대기모드 시의 소비전력 감소율이 각각 83.4%와 72.7%로 제안한 기술에 의해 극소부하 시의 소비전력이 크게 개선됨을 확인할 수 있다. 표 2는 110[W] SMPS에 제안된 SSPR을 적용하기 전과 후의 크로스 레귤레이션 성능 차이를 보여준다. 출력 24[V]에 대하여 크로스 레귤레이션 기준은 $\pm 10\%(21.6[V] \sim 26.4[V])$ 이다. 표 1에서 확인할 수 있듯이 제안된 SSPR을 적용하기 전에는 5[V] 제어 출력이 전부하(3[A])이고, 24[V] 비제어 출력이 무부하(0[A])에서 출력전압이 42.3[V]로 매우 높게 관측되었다. 이러한 크로스 레귤레이션 성능 저하는 출력부에 심한 스트레스를 줄 수 있으며, 특히 출력 다이오드와 캐패시터, 그리고 출력에 연결된 다른 기기들을 손상시킬 수 있다. 그러나 SSPR을 적용한 뒤에는 같은 조건에서 출력전압이 26.0[V]로 제한되었다.

제안된 SSPR의 동작 특성 상 26[V] 이상의 과전압을 직렬 MOSFET에서 소모하기 때문에 높은 발열과 소자의 스트레스를 우려할 수 있다. 그러나, 비제어출력의 무부하 조건에서 출력단의 전력소모는 출력 캐패시터의 등가 직렬저항(Equivalent Series Resistor; ESR)에서 소모되는 정도이다. 따라서, 상기의 조건에서 출력단에 흐르는 전류는 매우 작아 SSPR 직렬 MOSFET의 발열은 경미한 수준이다.




(a) 110[W]급 SMPS (110W SMPS)




(b) 270[W]급 SMPS (270W SMPS)


그림 7 110[W]급과 270[W]급 SMPS의 실물 사진
Fig. 7 Photographs of 110W and 270W SMPS




(a) 대기모드 파형 (Standby Mode)



(a) 대기모드 파형 (Standby Mode)



(b) 정격부하 파형 (Full Load)



(b) 정격부하 파형 (Full Load)

그림 8 110[W]급 단일 컨버터의 부하조건 별 동작파형
Fig. 8 Waveforms of 110W SMPS under load conditions

그림 9 270[W]급 단일 컨버터의 부하조건 별 동작파형
Fig. 9 Waveforms of 270W SMPS under load conditions

표 1 SMPS의 대기모드 소비전력 감소량
Table 1 Reduction of standby power consumption

SMPS	제안기술 적용 전		제안기술 적용 후	
	무부하	대기모드	무부하	대기모드
110W급	2.65W	3.04W	0.44W	0.83W
270W급	1.17W	2.23W	0.39W	0.82W

표 2 크로스 레귤레이션 성능 변화
Table 2 Cross regulation performance

24V 출력전압	부하조건	
	5V/0.1A, 24V/4A	5V/3A, 24V/0A
No SSPR	22.4V	42.3V
SSPR	22.7V	26.0V

4. 결 론

다출력 구조를 갖는 단일 혹은 다중 컨버터의 대기 전력 절감기술로 고성능 SSPR, 전류모드 제어기술, 그리고 Power Sequence 제어기술을 제안한다. 제안된 SSPR은 PWM 제어기와는 독립적으로 선형 제어방식을 이용하여 출력단에 직렬로 연결된 스위치의 등가 임피던스를 변화시켜 출력전압을 제어한다. 또한 SSPR의 턴오프 기능을 통하여 대기모드 시 사용하지 않는 비제어출력을 절체하여 전력손실을 절감한다. 전류모드 제어는 대기모드 시 출력전력을 감지하고 주 스위치의 스위칭 횟수를 제한하여 대기전력 소모를 줄인다. Power Sequence 제어를 통해 주 컨버터 및 보조회로의 전력공급을 보조 컨버터로 일원화하고 턴온과 턴오프 Sequence를 제어함으로써 다중 컨버터에서 발생할 수 있는 불필요한 소모전력을 최소화 한다. 이 기술들이 구현된 다출력 구조의 110[W]와 270[W]급 SMPS를 제작하여 대기모드 소비전력이 73% 감소하고, 크로스 레귤레이션 성능이 출력전압 기준 $\pm 10\%$ 내로 제어되는 것을 실험적으로 확인하였다. 본 논문을 통해 제안된 기술들을 이용하면 다양한 종류의 다출력 컨버터들의 대기전력을 크게 절감할 수 있을 것으로 기대된다.

참 고 문 헌

- [1] P. Luo, L. Luo, Z. Li, J. Yang, and G. Chen, "Skip Cycle Modulation in Switching DC-DC Converter", *IEEE International Conference on Communications, Circuits and Systems and West Sino Expositions*, Vol. 2, pp. 1716-1719, 2002, July.
- [2] J.H. Choi, D.Y. Huh, and Y.S. Kim, "The Improved Burst Mode in the Stand-by Operation of Power Supply", 19th IEEE APEC'04, Vol. 1, pp. 426-432, 2004.
- [3] Y.K. Lo, S.C. Yen, and J.Y. Lin, "A High-Efficiency AC-to-DC Adaptor with a Low Standby Power Consumption", 37th IEEE PESC'06, pp. 1-4, 2006, June.
- [4] 권혜성, 송의호, 김종현, 유동욱, "Active Clamped Flyback Converter에서 무부하시 전력소모 감소방안에 관한 연구", 2005년도 전력전자학술대회 논문집, pp. 140-142, 2005, July.
- [5] 최영길, 강경수, 김찬, 전의석, 최동호, "대기전력 상태시 Sub Watt 이하 Green SMPS 개발", 2006년도 추계학술대회 논문집, pp. 164-166, 2006, Nov.

- [6] C. Ji, K.M. Smith, and K.M. Smedley, "Cross Regulation in Flyback Converters: Solutions", *IEEE Trans. Power Elec*, Vol. 16, No. 2, pp. 231-239, 2001.
- [7] D. Maksimovic and R. Erickson, "Modeling of Cross-Regulation in Multiple-Output Flyback Converters," 14th IEEE APEC'99, Vol.2, pp. 1066-1072, 1999, March.
- [8] Y. Hu, J. Zhang, W. Chen, and C. Wen, "Mathematical Modeling of Cross-Regulation Problem in Flyback Converters," 32nd IEEE PESC2001, Vol. 4, pp. 2072-2077, 2001, June.
- [9] 이성주, 김호진, 이해돈, 양승우, 목형수, 최규하, "다출력 플라이백 컨버터를 위한 자동 동기 스위치 포스트 레귤레이터", 전력전자학회논문지, Vol. 11, no. 4, pp. 321-327, 2006, Aug.
- [10] 권봉환, "다중 출력을 갖는 전원공급장치", 대한민국 특허출원번호 10-2006-0058887, 2006, June.
- [11] 니시무라 카즈히코, 아침해 카즈유키, "다출력 DC/DC 컨버터," 일본 특허출원공개번호 P2000-184713A, 2000, June.

저 자 소 개




정지훈(鄭智勳)

1977년 3월 5일생. 2000년 포항공대 전자전기공학과 졸업. 2002년 동 대학원 전자전기공학과 졸업(석사). 2006년 동 대학원 전자전기공학과 졸업(공박). 2006년~현재 삼성전자 프린팅사업부 책임연구원.



최종문(崔鍾文)

1970년 4월 10일생. 1994년 홍익대 전기제어공학과 졸업. 1996년 동 대학원 전기제어공학과 졸업(석사). 현재 삼성전자 프린팅사업부 책임연구원.



권중기(權重基)

1960년 4월 27일생. 1986년 숭실대 전자공학과 졸업. 1989년~현재 삼성전자 프린팅사업부 수석연구원.