Journal of the Korea Institute of Information and Communication Engineering (한국정보통신학회논문지)

The Korea Institute of Information and Commucation Engineering (한국정보통신학회)
권호 표지
DOI QR코드

DOI QR Code

A Study of Reuse Module Generation Algorithm consider the Power Consumption for FPGA Technology Mapping

FPGA 기술 매핑을 위한 소모 전력을 고려한 재사용 모듈 생성 알고리즘에 관한 연구

  • Published : 2007.12.31
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, reuse module generation algorithm consider the power consumption for FPGA technology mapping is proposed. To proposed algorithm is RT library generating algorithm, consider power consumption for reuse module using FPGA technology mapping. In the first, selected FPGA for power consumption calculation. Technology mapping process have minimum total power consumption consider LUT's constraint in selected FPGA. A circuit into device by selected proper modules of allocation result for power consumption constraint using data.

본 논문은 FPGA 기술 매핑을 위한 소모 전력을 고려한 재사용 모듈 생성 알고리즘을 제안한다. 제안한 알고리즘은 FPGA 기술 매핑을 위해 사용되는 재사용 모듈에 대해 소모 전력을 고려하여 RT 라이브러리를 생성하는 알고리즘이다. 소모 전력 계산을 위해 회로를 구현하고자 하는 FPGA를 선정한다. 선정된 FPGA를 구성하고 있는 LUT의 조건을 고려하여 전체 소모 전력이 최소가 되도록 기술 매핑을 수행한다. 이러한 정보를 이용하여 할당된 결과의 모듈들 중에서 주어진 소모 전력에 맞는 모듈을 선정하여 회로를 구현한다.

Keywords

References

  1. The MACH 4 Family Data Sheet, Advanced Micro Devices, 1996
  2. S. Devadas, S. malik, 'A Survey of Optimization Techniques Targeting Low Power VLSI Circuits', in Proc. 32nd DAC, pp.242-247, June 1995
  3. A. Chandrakasan, T. Sheng, and R. Brodersen, 'Low Power CMOS Digital Design', Journal of Solid State Circuits, vol. 27, no. 4, pp. 473-484, April 1992 https://doi.org/10.1109/4.126534
  4. S. ErColani et al., 'Testability measures in pseudorandom testing', IEEE Trans. Conputer-Aided Design., vol. 11, pp. 794-800, 1992, June https://doi.org/10.1109/43.137524
  5. J. Cong and Y. Ding, 'FlowMap : An 'Optimal Technology Mapping Algorithm for Delay Optimization in Lookup-Table Based FPGA Designs', IEEE Transactions on Computer-Aided Design of Integrated Circuit and Systems, Vol. 13, No.1, January 1994, pp. 1-11 https://doi.org/10.1109/43.273754
  6. P. Landman, ' Power Estimation of High-Level Synthesis', in Proc. European DAC, Feb. 1993, pp.361-366
  7. A. Chandarksan et al., 'HYPER-LP: A System fo Power Minimization Using Architecture Transformation,' in Proc. ICCAD, Nov. 1992, pp.300-303
  8. R. Martin,'Power-Profiler : Optimizing ASICs Power Consumption at the Behavioral Level,' in Proc. 32nd DAC, June 1995, pp.42-47
  9. J. Chang, 'Register Allocation and Binding for Low Power', in Proc. 32nd DAC, June 1995, pp.29-35
  10. 윤충모, 김희석, '시간적 조건에서 실행 시간을 개선한 CPLD 기술 매핑 알고리즘 개발', 한국OA학회 논문집 vol 4권 3호, pp. 35-46, 1999
  11. Jae-Jin Kim, Hi-Seok Kim, Chi-Ho Lin, 'A New Technology Mapping for CPLD under the time constraint' ASP-DAC, pp.235-238, January 2001
  12. 김재진, 이관형, '상관관계에 위한 CLB 구조의 CPLD 저전력 기술 매핑 알고리즘', 한국컴퓨터정보학회 논문집 제 10권 제2호, pp.49-57, 2005
  13. 김재진, 이관형, '시간제약 조건과 면적을 고려한 효율적인 CPLD 기술 매핑', 한국컴퓨터정보학회 논문집 제10권 제3호, pp. 11-18, 2005